《数字电路与逻辑设计》课件 (20).pptVIP

第九章 半导体存储器 第九章半导体存储器 基本概念 特点：速度快，体积小，集成度高，可靠性高。 结论 字线W和位线b间接二极管，存储信息1， 字线W和位线b间不接二极管，存储信息0。 所以ROM属于组合逻辑，且为最小项表达式或标准与或式，即： D0=W2+W3=A1?A0+A1A0 D1=W0+W1=?A1?A0+?A1A0 D2=W1+W2+W3=?A1A0+A1?A0+A1A0 D3=W0+W1+W3=?A1?A0+?A1A0+A1A0 阵列图表示ROM的结构 阵列图特点 3、“黑点”代表输入、输出间应具有的逻辑关系 （“与” 或者“或”），在存储矩阵中，表示交叉处有二极管。 9.1.7 ROM的应用 实现组合逻辑函数 代码转换 生成函数表 字符发生器 波形产生。 例9.1.1：试用ROM实现如下组合逻辑函数： F1=AB+?AC F2=AB+?BC 2. 一次性可编程ROM（PROM）。出厂时，存储内容全为1（或全为0），用户可根据自己的需要进行编程，但只能编程一次。 例如：1024×1的存储器，若排列成32×32的矩阵。 X1 A5 A6 A7 A8 A9 A0 A1 A2 A3 A4 行 译 码 器 列 译 码 器 （ 0，0）（ 0，1）（ 0，2）……（0，30）（ 0，31 ） （ 1，0）（ 1，1）（ 1，2）……（1，30）（ 1，31） （ 2，0）（ 2，1）（ 2，2）……（2，30）（ 2，31 ） （30，0）（30，1）（30，2）……（30，30）（30，31 ） X0 X30 X2 X31 （31，0）（31，1）（31，2）……（31，30）（31，31 ） Y0 Y31 Y1 Y2 Y30 例如：1024×2的存储器，可以排列成32×64的矩阵。 X1 A5 A6 A7 A8 A9 A0 A1 A2 A3 A4 行 译 码 器 列 译 码 器 （ 0，0）（ 0，1）（ 0，2）（ 0，3）……（ 0，63）（ 0，64 ） （ 1，0）（ 1，1）（ 1，2）（ 1，3）……（ 1，63）（ 1，64） （ 2，0）（ 2，1）（ 2，2）（ 2，3）……（ 2，63）（ 2，64 ） （30，0）（30，1）（30，2）（30，3）……（30，63）（30，64） X0 X30 X2 X31 （31，0）（31，1）（ 3，2）（31，3）……（31，63）（31，64 ） Y0 Y1 Y2 Y30 Y31 …… X0 X1 X2 X3 X31 X30 Y0 Y1 Y7 列 译 码 器 行 译 码 器 A5 A6 A7 A0 A1 A2 A3 A4 R/W控制电路 读/写R/W 片选CS I/O 图 9.2.1 RAM结构示意图 该RAM的存储容量：28×4=32×32 与ROM相比，多了读/写(R/W)端。 R/W I/O CS D D EN EN EN 4 G 5 G 存储矩阵及地址译码电路 地址线 图 9.2.3 片选与读/写控制电路 常用RAM芯片 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 A2 A1 A0 A3 A4 A5 A6 A7 A8 A9 CS GND VCC D3 D2 D1 D0 R / W RAM 2114 管脚图 RAM 6116 管脚图 2 3 4 5 6 7 8 9 10 23 22 21 20 19 18 17 16 15 A0 A1 D0 A3 A4 A5 A6 A9 A10 CS GND VCC D3 D2 D1 D4 A2 A7 1 11 12 14 13 24 A8 D5 D6 D7 RD WR 3）存储器容量的扩展 位扩展可以用多片芯片并联的方式来实现。 ①各地址线、读/写线、片选信号对应并联， ②各芯片的I/O口作为整个RAM输入/出数据端的一位。 1. 位扩展方式－－增加I/O端个数 用1024×1 位的RAM扩展为1024×8 位RAM ——八片 * * 半导体存储器是由半导体器件构成的大规模集成电路,专门用来存放二进制信息的,是任何数字电路特别是计算中不可缺少的一部分。 按所用半导体器件的不同,半导体存储器分为: 1.双极型-----工作速度快,在微机中作