时序逻辑电路的自启动设计与仿真.pdfVIP

时序逻辑电路的自启动设计与仿真 摘要：在时序逻辑电路的设计中， 电路能否自启动关系到整个系统的可靠性和稳定性， 所以， 时序电路的自启动设计是系统设计中的一个重要环节。 本文以六位移位型计数器的自 启动设计为例， 阐明了设计具有自启动功能的时序逻辑电路的原理及方法， 总结了利用卡诺 图及早发现不能自启动并加以解决的规律。并把该六位移位型计数器的设计在 MAX+plusII 软件中进行了仿真，得到了正确的时序波形。 关键词 ：卡诺图； 自启动设计； MAX+plusII 引言 在时序逻辑电路的设计中， 当逻辑电路可能出现的总状态数不等于有效状态 数时，就会有无效状态出现。 如果无效状态能自动回到有效状态， 称电路能够自 启动；反之，称电路不能自启动。移位型计数器是一种特殊形式的计数器。它由 移位寄存器和反馈电路组成，故又称为反馈移位寄存器。然而， 这类计数器往往 不能自启动。不能自启动的电路就会对电路的可靠性及稳定性形成较大的隐患。 当电路加电时，有可能偶然落入无效状态， 这时将导致电路无法正常工作； 在电 路正常工作时，若受到外界的意外干扰， 也可能落入无效状态中， 此时电路的正 常工作也将被终止并出错。 所以自启动问题是数字电路系统设计中必须解决的问 题。本文以六位移位型计数器的自启动设计为例， 介绍了时序电路设计过程中利 用卡诺图及早发现不能自启动现象并加以解决的自启动设计方法， 并把该设计在 MAX+plusII 中仿真实现。 1 设计原理与方法 [1][2] 利用小规模器件设计时序逻辑电路的步骤一般为： （1）根据设计要求， 画出 状态转换图（ 2 ）分配状态，列状态转换表，填写卡诺图（ 3 ）在卡诺图中根据不 同的触发器，圈出驱动方程（ 4 ）检查电路是否能够自启动，必要时回到第三步 修改设计（ 5）画出逻辑电路图 从以上一般设计步骤中可以看出， 检查电路能否自启动这一步是在最后进行 的，如果发现电路不能自启动，而设计又要求电路能自启动，就必须回过头来重 新修改设计了。 那么能否在前边的设计过程中就注意到电路能否自启动， 并且在 发现不能自启动时采取措施加以解决呢？事实上这是可以做到的， 下面通过一个 例子来说明。 1 [3] 2 自启动设计剖析 用 JK 触发器设计一个模 6 的移位型计数器 （分频）器，要求电路能自启动。 2.1 分析设计要求 分析：模 6 的计数器，应在有效序列中包含 6 个状态。因为 2 2 6 23 ，故 应选用三个触发器，其状态分别为 Q Q Q ，该计数器同时作为分频器，即每 6 2 1 0 个 CP 产生一个进位脉冲，故引入一个进位输出 F。三个触发器共有 8 个状态， 在 8 （ 3 2 ）个状态中选用 6 个状态的方案很多，这里我们按照循环码选取，这样 设计出