信号与系统论文.docxVIP

信号波形合成实验电路 摘 要： 本系统采用 74HC4060芯片作为方波发生电路的主要芯片， 配合 24M的晶振， 产生 1.5M 稳定的方波信号， 将信号通过 CPLD分频 处理，得到 10K、30K、50K三种不同频率的方波，将信号通过低通滤 波器后， 得到单频的正弦信号，为了保证最终波形的叠加效果， 使用 幅度与移相调节电路对三路信号进行调整，三路信号进入加法器叠 加，最终得到近似的合成波形。系统主要由四大模块构成：方波发生 电路，分频滤波电路，幅度与移相调节电路和波形合成电路构成。 一、 系统总体方案 本系统以 74HC4060与24M晶振构成方波发生器， 产生 1.5M稳定的方波信号， 将信号进行分频滤波处理， 得到 10K、30K、50K三种不同频率的正弦信号， 为了 保证最终波形的叠加效果， 使用调幅移相电路对三路信号进行调整， 三路信号进 入加法器叠加，最终完成波形合成。 分频与低 1.5M方波 电源 方波产生 通滤波 10K,30K,50K 正弦波 LCD显示 幅值采样 6V,2V,1.2 V正弦波 6V,0.66V,0. 24V正弦波 幅度与相 位调节 6V,2V,1.2 V正弦波 6V,0.66V,0. 24V正弦波 加法器 波形合成 二、理论分析 周期性函数的傅里叶分解就是将周期性函数展开成直流分量、基波和所 有 n 阶谐波的迭加。数学上可以证明方波可表示为： 1 1 1 f (t) A (sin t sin 3 t sin 5 t sin 7 t ) 3 5 7 （1） 其中 A=4h/ ，h 为方波信号峰值。 已知基波峰峰值要求为 6V，故 A=3 ，所以 3 次谐波对应的幅值为 1V，5 次 谐波对应的幅值为 0.6V。 当基波与 3 次谐波，5 次谐波信号叠加时根据公式（ 1）可得到近似方波， 在 matlab 中仿真图如图 1，可清晰的观察到方波信号合成的原理。 同样，对于三角波可以表示为： 1 1 1 f (t ) B(sin t sin 3 t sin 5 t sin 7 t ) 2 2 2 3 5 7 1 n 1 B ( 1) sin(2 n 1) t 2 (2 1) n （2） n 1 其中 B=8h/ 2 ，h 为三角波信号峰值。 已知基波峰峰值为 6V，故 B=3 ，所以 3 次谐波对应的幅值为 1/3V，5 次谐 波对应的幅值为 3/25V。 当基波与 3 次谐波，5 次谐波信号叠加时根据公式（ 2）可得到近似三角波。 在 matlab 中仿真图如图 2，可观察到方波信号合成的原理。 - 1 - 三、方案论证与比较 1. 方波发生电路 方案一：采用反向输入的滞回比较器， RC电路和稳压管产生方波，它是一种产 生固定的低频频率方波信号较好的振荡电路， 且灵敏度较低，不适用于高频电路。 方案二：采用 NE555构成单稳态触发器产生方波信号， 它是通过电容的充放电产 生暂稳态构成方波，但随着暂稳态宽度的增加，它的精度和稳定度也将下降。 方案三：用 74HC4060由一振荡器和 14 级二进制串行计数位组成的方波发生器， 在振荡器晶振为 24M时可产生一个频率为 1.5M的方波信号且无明显失真。 方案比较：题目要求能分频得到 10K，30K，甚至 50K的分频信号，为了满足要 求，生成的方波信号频率要尽量高、 失真小， 而且最好是要求的 3 个分频信号的 公倍数，方案一、二都不能满足要求，故采用方案三。 2. 分频滤波电路 A、分频电路 方案一： 利用分立元件实现分频功能， 即采用 74LS160计数器产生分频， 但因其 所需器件多且电路制作复杂，故不选。 方案二：用 CPLD实现状态机原理编程， 在输入 1.5MHz方波后可以使产生的三路 信号做到很好的同步，又可以实现相位的调整，故选方案二。 B、滤波电路 方案一：采用 TLC04ID 巴特沃斯四阶低通开关电容滤波器芯片，虽然它的滤波 性能稳定且抑制波纹干扰能力强， 但其截至频率范围为 0.1~40kHz不, 满足电路要 求的 50kHz，且实验时产生的波形失真较大，故不选。 方案二：采用集成运放进行有源滤波器的设计， 能够前后级之间互相独立地设计， 确定各级滤波器的截止频率，准确地实现了题目所要求的 10K,30K和, 50K。且相 对于无源滤波参数的设计变得简单，故选方案二。 四、电路设计 1. 方波产生模块 利用 74HC4060和24M晶振可实现高频方波信号输出， 74HC4060由14 个主从触 发器和一个振荡器组成， 每个触发器的输入供给下一级触发器， 每个触发器的输 出信号频率为前一级的一半，本电路采用 Q 输出，根据公式 3 f f 24 MHz i 4 ， （3） o 1. 5MHz 2 16 - 2 - 可得电