DRAM测试方法、装置、可读存储介质及电子设备与流程.docxVIP

PAGE PAGE 1 DRAM测试方法、装置、可读存储介质及电子设备与流程 本创造涉及dram芯片测试领域，尤其涉及一种dram测试方法、装置、可读存储介质及电子设备。背景技术：动态随机存取存储器(dynamicrandomaccessmemory，dram)是当代计算机系统不行或缺的组成部件，分平台可有应用于个人电脑或服务器的ddr模组以及应用于嵌入式arm架构的lpddr芯片。dram的基本存储单元为cell，计算机及嵌入式系统通过在cell中写入高电平或低电平的方式进行数据存储和读写。但是由于制程工艺的影响使得存储单元在读写时有可能造成数据存储故障。目前，dram为了高效的存取速率接受的是突发读写方式，即读写操作在一个存储阵列中是以突发长度(burstlength，bl)为单位进行的，一次操作多位(如8或16位)列地址的读写，并对每个突发长度里访问由0和1组成的数据。例如定位的地址是0行，突发长度为8bit，那么在0行0列至0行7列这一段空间每一位写入1bit数据，共8bit，其次个突发长度由0行8列至15列，以此类推。当一行的存储位置全部写完时，内存把握器(memorycontroller，mc)定位下一行的地址，连续同样的操作。虽然突发读写方式使得数据访问更高效，但是通过突发读写式的访问方式进行内存测试时，难以使得存储单元(cel