集成电路工艺原理期末试题.pdf

电子科技大学成都学院二零一零至二零一一学年第二学期 集成电路工艺原理 课程考试题 A 卷（ 120 分钟） 一张 A4 纸开卷 教师： 邓小川 一 二 三 四 五 六 七 八 九 十 总分 评卷教师 1、 名词解释： (7 分 ) 答： Moore law ：芯片上所集成的晶体管的数目，每隔 18 个月翻一番。 特征尺寸：集成电路中半导体器件能够加工的最小尺寸。 Fabless：IC 设计公司，只设计不生产。 SOI：绝缘体上硅。 RTA：快速热退火。 微电子：微型电子电路。 IDM ：集成器件制造商。 Chipless：既不生产也不设计芯片，设计 IP 内核，授权给半导体公司使用。 LOCOS：局部氧化工艺。 STI ：浅槽隔离工艺。 2、 现在国际上批量生产 IC 所用的最小线宽大致是多少，是何家企业生产？请 举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？ (7 分) 答：国际上批量生产 IC 所用的最小线宽是 Intel 公司的 32nm。 在这种工艺中所采用的新技术有：铜互联； Low-K 材料；金属栅； High-K 材 料；应变硅技术。 3、 集成电路制造工艺中， 主要有哪两种隔离工艺？目前的主流深亚微米隔离工 艺是哪种器件隔离工艺，为什么？ (7 分 ) 答：集成电路制造工艺中，主要有局部氧化工艺－ LOCOS；浅槽隔离技术－ STI 两种隔离工艺。 主流深亚微米隔离工艺是： STI。STI 与 LOCOS 工艺相比，具有以下优点： 更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无 侵蚀；与 CMP 兼容。 4 、 在集成电路制造工艺中，轻掺杂漏（ LDD ）注入工艺是如何减少结和沟道区 间的电场，从而防止热载流子的产生？ (7 分) 答：如果没有 LDD 形成，在晶体管正常工作时会在结和沟道区之间形成高 电场，电子在从源区向漏区移动的过程中， 将受此电场加速成高能电子， 它碰撞 产生电子空穴对， 热电子从电场获得能量， 造成电性能上的问题， 如被栅氧化层 陷阱俘获，影响器件阈值电压控制。 LDD 注入在沟道边缘的界面区域产生复杂 的横向和纵向杂质剖面。 LDD 降低的杂质浓度减小了结和沟道区间的电场，把 结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。 5、 解释为什么目前 CMOS 工艺中常采用多晶硅栅工艺， 而不采用铝栅工艺？ (7 分 ) 答：目前 CMOS 工艺中常采用多晶硅栅工艺，而不采用铝栅工艺的原因是： ① 采用自对准方式， 减小了晶体管的尺寸和栅电极与源、 漏电极间的交叠电 容，从而提高器件的集成度与工作速度。 ② 多晶硅可以高温氧化， 对多层布 线非常有利。 ③ 阈值电压低 （取决于硅与二氧化硅的功函数差） 。④ 有利于 采用等比例缩小法则。⑤ 耐击穿时间长。 6、 什么是离子注入时的沟道效应？列举出三种控制沟道效应的方法？ (7 分) 答：沟道效应：单晶硅原子为长程有序排列，当注入离子未与硅原子碰撞减 速，而是穿透了晶格间隙时，就发生了沟道效应，使预期的设计范围（如掺 杂深度和浓度）大大扩展。