从Corte-M3过度到Corte-M4(4)----Corte-M3、4比较.报告.pdfVIP

1. 内存保护单元 MPU 与 Cortex - M3 的相同， MPU是一个 Cortex - M4 中用于内存保护的可选组件。处理器支持标准 ARMv7 内存保护系统结构模型。 您可以使用在 MPU执行 特权 / 访问 规则， 或者独立的进程。 这个 MPU提供全面支 持： ·保护区 ·重叠保护区域，提升区域优先级（ 7 = 最高优先级， 0 = 最低优先级） ·访问权限 ·将存储器属性输出至系统 2 .DSP 能力 图表展示了处理器运行在相同的速度下 Cortex - M3 和 Cortex - M4 在数字信号处理能力方面的相对性 能比较。 在下面的数字， Y 轴代表执行给出的计算用的相对的周期数。 因此，循环数越小，性能越好。以 Cortex - M3 作为参考， Cortex - M4 的性能计算， 性能比大概为其周期计数的倒数。 举例说明， PID 功能， Cortex - M4 的周期数是与 Cortex - M3 的约 0.7 倍，因此相对性能是 1/0.7 ，即 1.4 倍。 Cortex - M 系列 16 位循环计数功能 Cortex - M 系列 32 位循环计数功能 这很清楚的表明， Cortex - M4 在数字信号处理方面对比 Cortex - M3 的 16 位或 32 位操作有着很大的优 势。 Cortex-M4 执行的所有的 DSP指令集都可以在一个周期完成， Cortex - M3需要多个指令和多个周期才能完 成的等效功能。即使是 PID 算法——通用 DSP运算中最耗费资源的工作， Cortex - M4也能提供了一个 1.4 倍的性能得改善 。另一个例子， MP3解码在 Cortex-M3 需要 20-25Mhz ，而在 Cortex-M4 只需要 10-12MHz。 1. 32 位乘法累加（ MAC ） 32 位乘法累加（ MAC ）包括新的指令集和针对 Cortex - M4 硬件执行单元的优化 它是能够在单周期内完 成一个 32 × 32 + 64 - 64 的操作 或 两个 16 × 16 的操作。如下表列出了这个单元的计算能力。 2. SIMD Cortex - M4 支持 SIMD指令集，这在上一代的 Cortex - M 系列是不可用的。上述表中的指令，有的属于 SIMD指令。与硬件乘法器一起工作（ MAC），使所有这些指令都能在单个周期内执行。受益于 SIMD指令的 支持， Cortex - M4 处理器是能在单周期完成高达 32 × 32 + 64 - 64 的运算，为其他任务释放处理器 的带宽， 而不是被乘法和加法消耗运算资源。考虑以下复杂的算术运算，其中两个 16 × 16 乘法加上一 个 32 位加法，被编译成由一个单一指令执行： SUM = SUM + （A* C ）+ （B *D ） 3.FPU FPU是 Cortex - M4 浮点运算的可选单元。因此它是一个专用于浮点任务的单元。这个单元通过硬件提升 性能，能处理单精度浮点运算，并与 IEEE 754 标准 兼容。这完成了 ARMv7 - M 架构单精度变量的浮点扩 展。 FPU扩展了寄存器的程序模型与包含 32 个单精度寄存器的寄存器文件。这些可以被看作是： ·16 个 64 位双字寄存器， D0 - D15 ·32 个 32 位单字寄存器， S0 - S31 该 FPU提供了三种模式运作，以适应各种应用 ·全兼容模式（在全兼容模式， FPU处理所有的操作都遵循 IEEE754 的硬件标准） ·Flush-to-zero 冲洗到零模式（设置 FZ 位浮点状态和控制寄存器 FPSCR[24] 到 flush-to-zero 模式。 在此模式下， FPU 在运算中将所有不正常的输入操作数的算术 CDP操作当做 0. 除了当从零操作数的结果是 合适的情况。