数字集成电路实验说明(Lab1 and Lab2).ppt

精选ppt 集成电路设计流程 客户 功能定义 电路生成 功能验证 测试生成 布局布线 后仿真 算法设计 逻辑综合 可测性设计 低功耗设计 版图验证 设计规则检查 互连参数提取 Cadence 系统概述 版图设计工具－Virtuoso LE 版图验证工具－Diva 版图验证工具－Dracula 版图设计工具－Virtuoso LE Virtuoso Layout Editor－版图编辑大师 Cadence最精华的部分在哪里 Virtuoso Layout Editor 界 面 漂 亮 友 好 功 能 强 大 完 备 操 作 方 便 高 效 版图设计工具－Virtuoso LE 目标 理解 Layout Editor 环境 学会如何使用 Layout Editor 学会运行交互 DRCLVS 学会将设计转为Stream format 学会定制版图编辑环境 版图设计工具－Virtuoso LE 主要编辑命令 Undo－取消 Redo－恢复 Move－移动 Copy－复制 Stretch－拉伸 Delete－删除 Merge－合并 Search－搜索 编辑命令非常友好，先点击 命令，然后对目标图形进行操作 版图设计工具－Virtuoso LE 主要创建命令 Rectangle－矩形 Polygon－多边形 Path－互联 Label－标签 Instance－例元 Contact－通孔 现在LSW中选中层，然后点击 创建命令，在画相应图形 Cadence 系统概述 版图设计工具－Virtuoso LE 版图验证工具－Diva 版图验证工具－Dracula 设计流程 版图验证 版图验证的必要性？ 确保版图绘制满足设计规则 确保版图与实际电路图一致 确保版图没有违反电气规则 可供参数提取以便进行后模拟 Cadence 版图验证工具 Diva Diva 是 Cadence 的版图编辑大师Virtuoso集成的交互式版图验证工具，具有使用方便、操作快捷的特点，非常适合中小规模单元的版图验证。 Dracula Dracula（吸血鬼）是 Cadence 的一个独立的版图验证工具，按批处理方式工作，功能十分强大，目前是完整芯片验证的标准。 版图验证工具－DIVA Diva －Design Interactive Verification Automation DIVA 是 Cadence软件中的验证工具集，用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据，从而进行版图和线路图的对查（LVS）外。还可以在设计的初期就进行版图检查，尽早发现错误并互动地把错误显示出来，有利于及时发现错误所在，易于纠正。 版图验证工具－DIVA Remark: Diva中各个组件之间是互相联系的，有时候一个组件的执行要依赖另一个组件先执行。例如：要执行LVS就先要执行DRC。 运行 Diva 之前，要准备好规则验证文件，这些文件有默认名称：做DRC时的文件应以divaDRC.rul命名，版图提取文件以divaEXT.rul命名。做LVS时规则文件应以divaLVS.rul命名。 版图验证工具－DIVA DRC:对 IC 版图做几何空间检查，以确保线路能够被 特定加工工艺实现。 ERC:检查电源、地的短路，悬空器件和节点等电气 特性。 LVS:将版图与电路原理图做对比，以检查电路的连 接，与MOS的长宽值是否匹配。 LPE:从版图数据库提取电气参数（如MOS的W、L值 BJT、二极管的面积，周长，结点寄生电容等） 并以Hspice 网表方式表示电路。 Diva DRC检查 要拷贝divaDRC.rul到/home/icer/mylab里，mylab是自己建的库名，每个人根据自己的情况而定。从Verify里选择DRC，如下图设置，点击OK。 Diva DRC检查 DRC检查结果如下图： errors为0，表示通过检查。 版图验证工具－DIVA Diva 查错: 错误在版图文件中会高亮显示，很容易观察到。另外也可以选择Verify-Markers-Find菜单来帮助找错。单击菜单后会弹出一个窗口，在这个窗口中单击apply就可以显示第一个错误。 同样，可以选择Verify-Markers-Explain来看错误的原因提示。选中该菜单后，用鼠标在版图上出错了的地方单击就可以了。也可以选择Verify-Markers-Delete把这些错误提示删除。