DDR2时序测试规范V1.0.pdf

  1. 1、本文档共21页,其中可免费阅读7页,需付费100金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
时序测试规范时序测试规范编制许军亮审核批准瑞斯康达科技发展股份有限公司瑞斯康达科技发展股份有限公司时序测试规范文件维护日志修改日期修改人修改内容确认人许军亮首个版本硬件测试组制定文档版本瑞斯康达科技发展股份有限公司时序测试规范待测时序参数地址和控制信号时序读写数据分离写数据和信号时序读数据时序时序修正瑞斯康达科技发展股份有限公司时序测试规范待测时序参数的时序测试应包括下表所列的基本参数地址和控制信号时序写数据和信号时序写前导时间写后续时间读数据时序读前导时间读后续时间备注如果内存控制器如的中对读

DDR2 时序测试规范 DDR2时序测试规范 编 制: 许军亮 审 核: 批 准: 瑞斯康达科技发展股份有限公司 Copyright ? 2009 瑞斯康达科技发展股份有限公司 DDR2 时序测试规范

文档评论(0)

zxj41232 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档