FSK调制与解调VHDL程序及仿真.pdfVIP

FSK 调制与解调 VHDL 程序及仿真 1. FSK 调制 VHDL 程序 -- 文件名： PL_FSK -- 功能：基于 VHDL 硬件描述语言，对基带信号进行 FSK 调制 -- 最后修改日期： 2004.3.16 library ieee; use ieee.std_logic_arith.all; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity PL_FSK is port(clk :in std_logic; -- 系统时钟 start :in std_logic; -- 开始调制信号 x :in std_logic; -- 基带信号 y :out std_logic); -- 调制信号 end PL_FSK; architecture behav of PL_FSK is signal q1:integer range 0 to 11; --载波信号