“EDA技术”精品课程教学大纲.docVIP

“EDA技术”精品课程教学大纲 （2013年修订） 课程中文名称： EDA技术 课程英文名称： EDA Technology 学 分： 3 课内总学时： 48 开课学院： 电子信息学院 开课教研室： EDA技术 课程编号： A0405230/ B0405230/ C0405230 课程类别：专业课 课程性质： 必修/限选/任选 面向专业： 电子信息工程、电子科学与技术、电子信息科学与技术、集成电路设计、光信息科学与技术、自动化、计算机技术等 一、课程的任务和目的 本课程是面向普通高校电子信息类专业工程型人才培养的专业课程。课程目标是使学生在了解EDA技术一般概念的基础上，掌握用Verilog HDL/VHDL语言的数字系统EDA设计基本方法与流程，学会以 Quratus II为代表的EDA工具及配套FPGA硬件开发系统的使用，具备独立设计实现较复杂数字电路与系统的能力，为电子信息类专业的多门相关或后续课程提供有效的实践教学支撑，显著提高学生的综合实践能力与自主创新能力。 本课程是 一门专业基础课程，是后续课程如片上系统设计、SOPC设计与应用、超大规模集成电路设计、电子系统设计的技术基础。 二、课程内容与基本要求 本课程的课程内容分理论教学与实践教学两个部分。实践教学包括课内实验与课外自主创新设计。 1. 理论教学 第一章 绪论 本章介绍EDA的技术背景、发展情况、应用领域和研究现状；现代数字系统的结构化、层次式的设计方法学；介绍基于EDA的FPGA和CPLD以及常用EDA工具软件的发展和应用情况、介绍常用的硬件描述语言的应用与发展情况；介绍基于EDA软件的FPGA/CPLD开发流程和ASIC设计流程；介绍本课程的特点与学习方法，以及必须具备的知识。 第二章 FPGA结构原理 本章主要介绍几类常用的大规模可编程逻辑器件的结构和工作原理。对CPLD的乘积项原理和FPGA的查找表原理分别进行剖析。最后介绍相关的编程下载和测试技术。 第三章 Verilog HDL基础 本章介绍Verilog HDL语言的基础知识，包括用形式语言对数字电路硬件进行描述的概念，Verilog HDL 的基本语法与常用语句，用Verilog HDL描述数字电路的基本方法，及简单组合电路的描述。 第四章 基本时序电路描述 本章介绍用Verilog HDL语言对基本时序电路的描述，包括触发器与锁存器的描述方法，不同复位与使能方式的实现，计数器、移位寄存器等基本时序电路的描述，阻塞与非阻塞两类过程赋值语句的特点、区别与用法。 第五章 组合电路设计 本章介绍用Verilog HDL语言对一般组合电路的描述与设计，包括组合电路描述的一般方法，通过参数化、循环、任务与函数等语句结构描述复杂组合电路的方法，三态门与双向端口的描述方法。 第六章 EDA工具应用 本章介绍参数可设置模块库(LPM)的应用，包括一些常用模块的功能、参数含义、使用方法、硬件描述语言模块参数设置及调用方法。通过一些示例重点介绍LPM宏功能模块的使用方法，介绍相关的Verilog语言现象、语句结构及其用法。 第七章 有限状态机 本章介绍用Verilog设计不同类型有限状态机的方法，包括Verilog状态机的一般形式，Moore型状态机设计，Mealy型状态机设计，EDA工具和设计实现中如优化、毛刺的处理及不同编码方式的设计。 第八章 RTL级设计 本章介绍RTL级描述设计的概念与方法，包括Verilog HDL描述的层次与风格，寄存器传输操作的概念，通过数据通路与控制通路划分进行RTL级描述设计的思想与方法。 第九章 行为仿真 本章介绍Verilog 行为仿真流程和工具，Verilog 行为仿真系统函数和语句，Verilog 行为仿真测试平台（ TEST_BENCH）的设计实现与验证。并以ModelSim设计工具为例，详细介绍了Verilog 行为仿真的实现过程。 第十章 系统设计优化 本章介绍EDA在实际应用时的优化技术，包括资源共享、逻辑优化、串行化三种资源优化方法，流水线设计、寄存器配平、关键路径等速度优化放，时序分析的基本概念以及与优化配合使用的时序分析工具。 2.实践教学 本门课程是一门新兴的工程技术课程，实践性较强。要求必需进行上机实践和硬件设计实践，以掌握课堂上所讲授的知识。要求学生能按给定的设计要求利用EDA工具软件设计出相应的硬件电路，并在EDA实验箱上演示运行。由于本课程是一实践性很强，且软硬件设计密切结合的课程，所以安排了较多的实验内容， 实验总学时为18，除实验1为基础实验，其余均为综合、设计性实验。最后一个实验为创新设计实验，采用实验课程答辩方式，是对课外自主创新设计的总结与考查。 实验内容如下： 实验1：模可控计数器设计 要求初