5.1.1基本RS锁存器电路分析基础与应用实例.pdfVIP

第五章 记忆单元电路 目 M 录 E U N 5.1 5.1 锁存器 5.2 5.2 触发器 5.3 5.3 集成触发器 一、用与非门组成的基本RS锁存器 1 ．电路结构:由两个与非门交叉连接而成。 互补输 端 低电平有效 置0端 置1端 2 ．逻辑功能 n+1 n R称为置0输入端 输 输入 低电平有效 （次态 ） （原态 ） 0态 （现态 ） 功能表 R S Qn Qn+1 功能 1 0 0 0 0 1 0 0 0 1 置0 1 0 0 1 0 1 0 0 1 1 0 1 1 1 置0端 置1端 S称为置1输入端 低电平有效 0 1态 1 功能表 R S Qn Qn+1 功能 0 0 0