第10章时序逻辑电路2021.pptxVIP

第10章时序逻辑电路10.1 时序逻辑电路概述10.2 触发器目录RS触发器JK触发器边沿触发器CONTENTS10.3 时序逻辑电路应用计数器寄存器应用实例10.1 时序逻辑电路由于时序逻辑电路的输出不仅取决于当时的输入，还与电路原来的状态有关，因此电路必须具有存储记忆的功能，以便保存过去的信息。由触发器作存储器件时的时序电路的基本结构如图所示。时序逻辑电路的输入信号时序逻辑电路的输出信号时钟脉冲信号10.1 数字电路概述时序逻辑电路的特征（1）电路包含组合电路和触发器两部分，具有对过去输入进行记忆的功能；（2）电路中包含反馈回路，通过反馈使电路功能与“时序”相关；（3）电路的输出信号由电路当时的输入信号以及状态共同决定。10.1 数字电路概述时序逻辑电路的分类1、按照电路的工作方式，时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路。（1）在同步时序逻辑电路中，所有触发器的状态更新都与所加时钟脉冲信号同步。（2）在异步时序逻辑电路中，没有统一的时钟脉冲，各触发器状态的更新不是同时进行的。2、根据电路中输出变量是否与输入变量直接相关，时序电路又分为米里（Mealy）型和摩尔（Moore）型两类。（1）米里型电路的外部输出Z不仅取决于触发器的状态Qn，而且取决于外部输入X。（2）摩尔型电路的外部输出Z仅仅取决于触发器的状态Qn。10.2 触发器10.2.1 RS触发器RS触发器有基本RS触发器和带有时钟控制端的同步RS触发器两种，下面首先介绍基本RS触发器。1、电路结构最基本的RS触发器电路是由两个与非门的输入输出端交叉耦合而成。一般情况下，这两个输出端总是逻辑互补的，即一个为0时，另一个为1。2、工作原理以Q这个输出端的状态作为触发器的状态：当Q=1，称触发器为1状态；当Q=0时，称触发器为0状态。在接通电源后，如果R和S端均未加低电平，即R=S=1，此时触发器的原始状态若处于1状态，那么这个状态一定是稳定的。10.2 触发器10.2.1 RS触发器若触发器的初态Q为1，Q为0。当R=0，S=1时，门G1因输入端有0使Q由0变1，使门G2输入端变为全1，Q必然由1翻转为0；在触发器Q已经处于0状态时，如果使S=0，R=1时，门G2因输入端有0使Q由0变1，门G1因为输入端全为1，而使Q由1翻转为0，即触发器从0态翻转到1态。10.2 触发器可见，触发器的新状态Qn+1（也称次态）不仅与输入状态有关，也与触发器原来的状态Qn（也称现态或初态）有关。综上所述，基本RS触发器有如下特点：① 有两个互补的输出端，有两个稳态；② 有复位（Q=0 ）、置位（ Q=1）、保持原状态三种功能；③ 为复位输入端， 为置位输入端，该电路为低电平有效；④ 由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间，即“一触即发”。10.2 触发器基本RS触发器的真值表10.2 触发器根据真值表画出卡诺图（1）特性方程（2）状态转换图状态转换图表示触发器从一个状态变化到另一个状态或保持原状态时，对输入信号的要求利用卡诺图化简，得到特性方程10.2 触发器（3）驱动表（4）波形图驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。触发器的功能也可以用输入输出波形图直观地表示出来。10.2 触发器基本RS触发器的特点① 有两个互补的输出端，有两个稳态；② 有复位、置位、保持原状态三种功能；③ R为复位输入端，S为置位输入端，该电路为低电平有效；④ 由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间，即“一触即发”。10.2触发器在实际应用中，触发器的工作状态不仅要由R、S端的信号来决定，而且还希望触发器按一定的节拍翻转。为此，给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。同步RS触发器：（1）逻辑符号（2）功能表10.2触发器（4）状态转换图（3）特性方程10.2触发器波形图：空翻：在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。造成空翻现象的原因是同步触发器的结构不完善10.2 触发器10.2.2 主从JK触发器主从JK触发器的逻辑功能与同步RS触发器的逻辑功能基本相同，也有时钟控制端，不同之处在于JK触发器没有约束条件，在J = K = 1时，每输入一个时钟脉冲后，触发器向相反的状态翻转一次，并且主从JK触发器是在CP时钟下降沿改变状态JK触发器的功能表：JK触发器的特性方程：10.2 触发器（1）JK触发器的卡诺图（2）JK触发器的状态转换图（3）驱动表JK触发器的波形图：10.2 触发器JK触发器的使用注意点触发器的触发翻转发生在时钟脉冲的触发沿（这里是下