计组实验报告.doc

计算机组成原理实验报告 实验一寄存器组成实验 一、实验目得 熟悉D触发器得功能及使用方法。 掌握寄存器文件得逻辑组成及使用方法。 、实验内容 掌握Quartus II 得使用方法，能够进行数字电路得设计及仿真。 验证Quartus II 所提供D触发器得功能及使用方法。 设计具有1个读端口、 1个写端口得寄存器文件，并进行存取操作仿真/验证。 三、实验原理及方案 Quartus II 提供了多种类型得触发器模块 ，如D触发器、T触发器等。固定特性得触发 器模块有不同得型号，参数化得触发器模块有 lpm_ff、lpm_dff、lpm_tff等。D触发器常来 构建寄存器。本次实验我们用 Quartus II中提供得8为D触发器模块，实现了一个8疋bits 得寄存器组，因此，操作地址均为3位，数据均为8位。由于要求读写端口分离 ，因此，读操作 得相关引脚有地址raddr[2、、0]、数据输出q[7、、0]，写操作得相关引脚有地址 waddr[2、、 0]、数据输入data[7、、0]、写使能wen。其中，省略读使能信号可以简化控制 ，即数据输出 不受限制。 寄存器文件通过写地址 waddr[2、、0]、写使能wen信号来实现触发器得写入控制 ，通 过读地址raddr[2、、0]信号来控制触发器得数据输出选择。其连接电路原理如图所示。 写使能触发器0- 触发器 写使能 触发器0 - 触发器7 数据输入 读地址 读选择器 数据输岀 寄存器文件得组成 QuartusII中 连 接 原 理 Quartus II 中 连 接 原 理 四、实验结果 仿真波形如下 If-sniE 卩严 W.q他 20. p m 30卩他 冲叮 is.on J ■0 LUL l*J D 13用址I n A i 1 6 斗 1 — _j 1 l r n - ~R~ r \可Q FT l*j E 0 1 COT 五、小结 通过此次实验，我们学会了 Quartus II得原理图得构造方法，以及仿真方法，并且使用 lpm_dff作为三态门，控制数据得输入,并且在输出时,用lpm_mux选择每个寄存器得数据输 出。 最后，在本次实验中，我们重新巩固了课堂学习得内容 ，也对寄存器加深了了解，相信我们会 通过实验在计组得学习道路上越走越远。 实验二运算器组成实验 、实验目得 熟悉加/减法器得功能及使用方法。 掌握算术逻辑部件(ALU)得功能及其逻辑组成。 加深对运算器工作原理得理解。 二、 实验内容 验证Quartus II 所提供加/减法器得功能及使用方法。 设计具有加法、减法、逻辑与、逻辑非 4种功能得ALU,并进行功能仿真/验证。 三、 实验原理及方法 本实验所要求得 ALU数据宽度为8位、具有4种算术及逻辑运算功能，其功能选择引脚 记为SEL[1]?SEL[O]。该ALU实现得具体功能如表 1所示,其中,算术运算可以实现有符号 数、无符号数得运算功能。 表1 ALU功能表 功能选择 实现功能 SEL[1] SEL[0] 操作 助记符 功能函数 0 0 加法 ADD F= A+ B 0 1 减法 SUB F= A- B 1 0 逻辑与 AND F= A ? B 1 1 逻辑非 NOT F= ALU得加法、减法功能可由 Quartus II提供得lpm_add_sub模块实现，逻辑与、逻辑非 功能可由 Quartus II 提供得lpm_and、lpm」nv模块实现。Quartus II 中,lpm_开头得模块 均为参数化模块，使用时可以自定义其功能参数 ,如lpm_add_sub就是一种参数化加/减法器, 可以定义其实现功能、数据宽度、结果状态等。 本实验所要求ALU得逻辑结构如图所示,控制形成电路负责产生各功能模块得控制信号 ， 本实验中与门、非门无需控制就是特例；状态形成电路负责产生 4个状态标志，分别就是零标 志ZF、进位/借位标志CF、溢出标志 OF结果符号标志 SF。 数据输入数据输入功能输入 数据输入 数据输入 功能输入 ALU 逻辑结构 本实验原理如图所示 四、实验结果 Daw Valu* 3 p = ：Qi “ 竝Q tE 1 3D? D t: _i go ULoe 13 a? 5 t s ] UpiO 国匸 5 1 (_ JD 谆与 9 E S 1: 厂 CJ S i QJ s 3就1 3 (atpitE 5 -1 : -J ￡3 讶％ B 3EL S 1 r T- ST s S i 仿真波形为 五、小结 这次通过此次实验，我们通过Quartus II 构造了一个简单得 ALU,我们了解到了 ALU基本构 造方式，深化了对ALU得了解，而且我们学到了数字电路得编码方式以及计算方式 ，巩固了之 前所学 , 受益匪浅。 实验三 存储器组成