嵌入式车牌识别系统的设计及实现.docxVIP

PAGE 1 PAGE 1 嵌入式车牌识别系统的设计及实现 本文所研究的车牌识别系统，正是在这样的背景下提出来的，对于目前LPR作为ITS中的核心关键技术，具有相当大的理论和现实意义。本系统所设计的是一个基于DSP和FPGA的嵌入式车牌识别系统，该系统不同于传统的车牌识别系统，详细实现过程将在下文具体描述。  2、系统结构设计  传统的车牌识别系统主要采用摄像头、视频采集卡、工控机几个主要模块搭建出来的方法来实现，其优势是实现简单，但是成本高、实时性不强、安装和维护不便。而在本文系统设计中，摒弃了传统的模式，采用TI公司的TMS320C6713B高性能(强大的并行运算能力)DSP作为识别算法的运行硬件平台，Altera公司性价比很高的Cyclone系列EP1C12Q240型号的FPGA作为协调整个系统的工作与相关的图像采集及掌握，再加上一些外围器件(FLASH、SDRAM等)共同构成本嵌入式车牌识别系统硬件平台，如图1所示。  与传统的车牌识别系统不同，该系统无需计算机即可实现车牌图像的采集、识别、输出结果，具有识别性能高、环境适应性强、安装维护简洁、成本低等特点。其中采用以DSP和FPGA作为核心的系统设计最大优点是结构敏捷、通用性强、适合于模块化设计，从而能够实现高效率的算法和实时掌握;同时其开发过程可以并行进行。 图1车牌识别硬件框图 2.1视频输入模块  目前，世界上实际应用的电视信号制式主要有NTSC制、PAL制和SECAM制3种，世界上大多数国家采用PAL制，我国也采用PAL制，此系统采用的摄像头输出的视频信号就是标准的PAL制式。  PAL电视制式规定，场扫描频率为50Hz，每秒扫描25帧图像，每帧包括奇、偶两场图像，每帧图像的扫描行数为625行。电视信号由“图像信号”和确保同步的“复合同步信号”以及消退扫描逆程回扫线的“复合消隐信号”等辅助信号构成。PAL制电视信号转化为数字视频信号后，一般输出数据格式符合ITU656YUV4:2:2标准，输出一帧图像的625行数据中，其中有效图像数据占572行，其他为场消隐信号;同样，每行有效的图像数据也只有720个象素。  本系统中输入是PAL制式的模拟图像数据，必需要经过A/D转换才能供后续系统处理。此系统选用的视频解码芯片(A/D)是Philips公司的SAA7113H,支持标准的PAL制式视频信号输入。输入可以为4路CVBS或2路S视频(Y/C)信号，通过内部寄存器的不同配置可以对输入进行转换，输出8位VPO总线及一些场、行同步掌握信号，其中输出图像数据为标准的ITU656YUV4:2:2格式。SAA7113H内部具有一系列寄存器，可以配置为不同的参数，对色度、亮度等的掌握都是通过对相应寄存器改写不同的值，寄存器的读写需要通过I2C总线进行。由于TMS320C6713有自带的I2C总线接口，所以系统设计里，利用DSP通过I2C总线对SAA7113H进行配置掌握，简易了系统的设计。  SAA7113H的VPO总线以及RTS0、RTS1、LLCLK与FPGA相连，通过DSP的I2C总线把其中的RTS1、RTS0分别配置成场、行同步信号，只有在行场同步信号都同时有效时，才是有效的图像数据输出，否则一般为图像的消隐信号。此时我们只要依据LLC时钟来对VPO总线上的数据来采集即可得到完整的图像数据(720*572大小)。SAA7113H与DSP和FPGA的连接方式如图2所示。 图2SAA7113H与DSP和FPGA的连接示意图 经过实际操作，通过DSP的I2C总线对其进行正确配置，然后由Verilog编写的FPGA程序来进行图像数据的采样，再用QuartusII自带的SignalTapIILogicAnalyzer(规律分析仪)对波形进行相应的分析，验证了系统中一些重要的信号，结果显示是正确可行的。图3显示的行、场同步信号RTS0、RTS1与VPO数据输出的关系，达到了预期的结果。 图3行场同步信号(RTS0、RTS1)及VPO波形 本文所研究的车牌识别系统，正是在这样的背景下提出来的，对于目前LPR作为ITS中的核心关键技术，具有相当大的理论和现实意义。本系统所设计的是一个基于DSP和FPGA的嵌入式车牌识别系统，该系统不同于传统的车牌识别系统，详细实现过程将在下文具体描述。  2、系统结构设计  传统的车牌识别系统主要采用摄像头、视频采集卡、工控机几个主要模块搭建出来的方法来实现，其优势是实现简单，但是成本高、实时性不强、安装和维护不便。而在本文系统设计中，摒弃了传统的模式，采用TI公司的TMS320C6713B高性能(强大的并行运算能力)DS