数字电路第四章答案.pdfVIP

数字电路第四章答案 【篇一：数字电路答案第四章 时序逻辑电路 2 】 p=1 ，输入信号 d 被封锁，锁存器的输出状态保持不变；当锁存命令 cp=0 ，锁存器输出 q?d ，q=d ；当锁存命令 cp 出现上升沿，输入信 号 d 被封锁。 根据上述分析，画出锁存器输出 q 及 q 的波形如习题 4.3 图（c ）所 示。 习题 4.4 习题图 4.4 是作用于某主从 jk 触发器 cp 、j 、k 、 rd 及 sd 端的信号波形图，试绘出 q 端的波形图。 解：主从 jk 触发器的 rd 、且为低有效。只有当 rd?sd?1 sd 端为异 步清零和复位端， 时，在 cp 下降沿的作用下， j 、k 决定输出 q 状态的变化。 q 端的波 形如习题 4.4 图所示。 习题 4.5 习题 4.5 图（a ）是由一个主从 jk 触发器及三个非门构成的 “冲息电路 ”， 习题 4.5 图（b ）是时钟 cp 的波形，假定触发器及各 个门的平均延迟时间都是 10ns ，试绘出输出 f 的波形。 cp f cp 100ns 10ns q （a ） f 30ns 10ns （b ） （c ） 习题 4.5 图 解：由习题 4.5 图（a ）所示的电路连接可知： sd?j?k?1 ，rd?f 。 当 rd?1 时，在 cp 下降沿的作用下，且经过 10 ns ，状态 q 发生翻 转，再经过 30ns ，f 发生状态的改变， f?q 。rd?0 时，经过 10ns ， 状态 q=0 。根据上述对电路功能的分析，得到 q 和 f 的波形如 习题 4.5 图（c ）所示。 习题 4.6 习题 4.6 图（a ）是一个 1 检出电路，图（ b ）是 cp 及 j 端 的输入波形图，试绘出 rd 端及 q 端的波形图（注：触发器是主从触 发器，分析时序逻辑图时，要注意 cp=1 时主触发器的存储作用）。 cp j （a ） q d （c ） cp j （b ） 习题图 解：分析习题 4.6 图（a ）的电路连接： sd?1, k?0,rd?cp?q ；分段分析习题 4.6 图（ b ）所示 cp 及 j 端信号波形。 （1）cp=1 时，设 q 端初态为 0，则 rd?1 。j 信号出现一次 1 信号， 即一次变化的干扰，且 k=0 ，此时 q 端状态不会改变； （2 ）cp 下降沿到来， q 端状态变为 1，rd?cp ，此时 cp=0 ，异步 清零信号无效； （3 ）cp 出现上升沿，产生异步清零信号，使 q 由 1 变为 0 ，在很短的时间里 rd 又恢复到 1； （4 ）同理，在第 2 个 cp=1 期间，由于 j 信号出现 1 信号，在 cp 下降沿以及上升沿到来后，电路 q 端和 rd 端的变化与（ 2 ）、（ 3 ） 过程的分析相同，其波形如习题 4.6 图（ c ）所示