213卷积码编码和译码 (2).docVIP

213卷积码编码和译码 (2) 213卷积码编码和译码 (2) PAGE / NUMPAGESPAGE / NUMPAGES 213卷积码编码和译码 (2) v1.0 可编写可改正 (2,1,3)卷积码的编码及译码 纲要： 本报告关于（ 2,1,3 ）卷积码原理部分的阐述主要参照啜刚教材和课件，编程仿真部分绝对原 创，全部的程序都是在 Codeblocks 环境下用 C 语言编写的，编译运转都正常。达成了卷积码的 编码程序，译码程序，因为关于短于 3 组的卷积码，即 2 bit 或 4 bit 纠错是没存心义的，所以 对正确的短序列直接译码， 对长序列纠错后译码， 都能获得正确的译码结果。 含仿真结果和程序 源代码。 假如您不使用 Codeblocks 运转程序， 则可能不支持中文输出显示， 可是全部的数码输出 都是正确的。 11 v1.0 可编写可改正 一、 卷积码编码原理 卷积码编码器对输入的数据流每次 1bit 或 k bit 进行编码，输出 n bit 编码符号。但 是输出的分支码字的每个码元不单于此时可输入的 k 个嘻嘻相关，业余前 m个连续式可输入 的信息相关，所以编码器应包含 m级存放器以记录这些信息。 往常卷积码表示为 (n,k,m). 编码率 r  k n 当 k=1 时，卷积码编码器的构造包含一个由 m个串接的存放器组成的移位存放器 （成为 m级移位存放器、 n 个连结到指定存放器的模二加法器以及把模二加法器的输出转变为穿行 的变换开关。 本报告所讲的（ 2,1,3 ）卷积码是最简单的卷积码。就是 n 2 ， k 1 ， m 3 的卷积 码。每次输入 1 bit 输入信息， 经过 3 级移位存放器， 2 个连结到指定存放器的模二加法器， 并把加法器输出转变为串行输出。 编码器如题所示。 二、卷积码编码器程序仿真 语言编写的仿真程序。 22 v1.0 可编写可改正 为了简单起见，这里只是供给数组长度 30 bit 的仿真程序，自然假如需要能够改正数组大小。为了更精练的实现算法，程序输入模块没有供给非法字符办理过程，假如需要也能够增添相应的功能。 进入程序后，先提示输入数据的长度，请用户输入 int （整型数）程序默认用户输入的数据小于 30，而后提示输入 01 数码，读入数码储存与 input 数组中，而后运算输出卷积码。经过实验仿真，编码完好正确。 以下是举例： a. 课件上的输入 101 输出 11 10 00 的实验 更长的序列测试 33 v1.0 可编写可改正 三、卷积码译码原理 由有限状态移位存放器产生的卷积码本质上是一个有限状态机。 ( n, k) 线性分组码的 最大似然译码就是在全部合法码字中找出一个最靠近接收码字的码字。 卷积码的最大似 然译码法例是关于给定的接收符号序列 R，找出最大可能的编码符号序列 C。维特比于 1967 年提出的维特比算法能够系统地去除那些不行能拥有最大胸怀的路径清除， 进而降 低了最大似然译码的复杂度。 （ 2,1,3 ）卷积码的状态图 2,1,3 ）卷积码的网格图 卷积码一码往常按最大似然法例一码，对二进制对称信道（BSC），它就等小于最小汉 明距离译码。在这类译码器中，把接收序列和全部可能发送序列比较，选择一个汉明距离最小的序列盘坐发送序列。因为信息序列编码序列有着一一对应关系，这类序列和网 格图的一条路径独一对应， 所以译码就是依据接收序列 R在网格图上全力搜寻编码器在编码时经过的路径。 44 v1.0 可编写可改正 四、卷积码译码器程序仿真 语言编写的仿真程序。 为了简单起见，这里只是供给数组长度 2× 10 bit 的仿真程序，自然假如需要能够改正数组大小。为了更精练的实现算法，程序输入模块没有供给非法字符办理过程，假如需要也能够增添相应的功能。 进入程序后，先提示输入数据的长度，请用户输入 int （整型数）程序默认用户输入 的数据小于 30，而后提示输入 01 数码，读入数码储存与 input 数组中，而后运算输出 卷积码。经过实验仿真，译码完好正确。 以下是举例： a. 课件上 接收码字 11 10 00 译码 101 的实验 对应上文中的，长序列译码测试结果 55 v1.0 可编写可改正 c. 译码与编码的差别在于容错性， 假如在传输过程中有犯错的比特， 也应当用 Viterbi decoder 在必定的范围内自动纠错，获得正确的发端的编码，并翻译出发端的原码。本报告中关于比较长的序列（ 2）进行纠错。以课件中的例子进行仿真 R 是收到的码字， C是发送方发出的正确的码字， R 有 2 bit 信息出现错误。运转程序 的到结果。 当用译码器接收正确的序列 C 时 显示以下结果： 当接收到的序列错误时 66 v1.0 可编写可改正 译