时序约束技巧参照.pdfVIP

一般来讲，添加约束的原则为先附加全局约束，再补充局部约束， 而且局部约束比较宽松。其目的是 在可能的地方尽量放松约束，提高布线成功概率，减少 ISE 布局布线时间。典型的全局约束包括周 期约束和偏移约束。 在添加全局时序约束时，需要根据时钟频率划分不同的时钟域，添加各自的周期约束；然后对输入输 出端口信号添加偏移约束，对片内逻辑添加附加约束。 1 ．周期约束 周期约束是附加在时钟网路上的基本时序约束， 以保证时钟区域内所有同步组件的时序满足要求。 在 分析时序时，周期约束能自动处理寄存器时钟端的反相问题， 如果相邻的同步元件时钟相位相反，则 其延迟会被自动限制为周期约束值的一半， 这其实相当于降低了时钟周期约束的数值， 所以在实际中 一般不要同时使用时钟信号的上升沿和下降沿。 硬件设计电路所能工作的最高频率取决于芯片内部元件本身固有的建立保持时间， 以及同步元件之间 的逻辑和布线延迟。所以电路最高频率由代码和芯片两部分共同决定，相同的程序，在速度等级高的 芯片上能达到更高的最高工作频率；