八位串行输入串行输出冒泡排序verilog.docxVIP

实现功能：八位串行输入串行输出冒泡排序 源文件： module bubble_sort(clk,rst,Load,Sort,Send,Data_in,Data_out); input clk,rst,Load,Sort,Send; input [7:0]Data_in; output reg[7:0] Data_out; reg[7:0] A[1:8]; reg[3:0]k; reg[3:0]i,j; reg [2:0]state,nstate; parameter S_rst=3d0; parameter S_init=3d1; parameter S_idle=3d2; parameter