微机原理及应用存储器 .pptVIP

部分地址译码 用部分高位地址信号(而不是全部)作为译码信号,使得被选中得存储器芯片占有几组不同的地址范围 例 两组地址: F0000H-F1FFFH B0000H-B1FFFH 被选中芯片的每个单元都占有两个地址,即这两个地址都指向同一个单元 A19 A17 A16 A15 A14 A13 ?1 6264 CS1 应用举例 将SRAM 6264芯片与系统连接,使其地址范围为:38000H~39FFFH 使用74LS138译码器构成译码电路 译码和译码器 译码和译码器 全部CPU高位地址参与译码,称之为全译码。全译码方式能保证每个存储单元地址唯一。 若只选择CPU一部分高位地址参与译码,这称为部分译玛。每个存储单元会有多个地址对应, 地址译码能够选择专用芯片,在微机系统中常用的有74LS138(称3-8译码器)。 真值表 74LS138真值表 应用举例 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR D0~D7 A19 G1 G2A G2B C B A A18 A14 A13 A17 A16 A15 VCC Y0 74LS138 应用举例 A19A18A17A16A15A14A13 0 0 1 1 1 1 1 地址范围:3E000H-3FFFFH A12 A11----A0 X 000H----FFFH 应用举例 A19A18A17A16A15A14A13 0 0 1 1 1 1 1 地址范围:3E000H-3FFFFH A12 A11----A0 X 000H---- FFFH 应用举例 A19A18A17A16A15A14A13 1 X 1 X 1 1 1 地址范围:AE000H-AFFFFH BE000H-BEFFFH EE000H-EFFFFH FE000H-FFFFFH A12 A11----A0 X 000H----FFFH 其它典型芯片举例 SRAM芯片HM 6116(简称6116)—— 静态随机存取存储器,11条地址线,8位数据线,3条控制线,两条电源线,单片存储容量2K×8 。 常用的SRAM还有6232,62256,适用于较小系统。 应用举例 用存储器芯片SRAM 6116构成一个4KB的存储器。要求其地址范围为:78000H~78FFFH G1=1 G2A=G2B=0时,译码器处于使能状态。 A、B和C三条线的输入决定Y0 –Y7的状态。 A19A18A17A16A15A14A13A12A11 0 1 1 1 1 0 C B A 二、动态随机存储器DRAM 特点: 存储元主要由电容构成,由于电容存在的漏电现象而使其存储的信息不稳定,故DRAM芯片需要定时刷新 原理: 典型芯片举例 DRAM芯片Intel 2164A — 动态随机存取存储器,8条地址线,2位数据线(输出和输入),3条控制线,两条电源线,单片存储容量64K×1 。 地址线采纳分时复用,由CAS(列选通)和RAS(行选通),从而实现16位地址线,M＝216 ＝64K。 NC DIN WE A 0 A 1 1 2 3 4 5 6 7 8 RAS A 2 GND VCC CAS D OUT A 3 A 4 16 15 14 13 12 11 10 9 A 6 A 5 A 7 2164 典型DRAM芯片2164A 2164A:64K×1bit 采纳行地址和列地址来确定一个单元 行列地址分时传送, 共用一组地址信号线 地址信号线的数量仅 为同等容量SRAM芯 片的一半 主要引线 RAS:行地址选通信号。用于锁存行地址 CAS:列地址选通信号 地址总线上先送上行地址,后送上列地址,它们 分别在RAS和CAS有效期间被锁存在锁存器中 DIN: 数据输入 DOUT:数据输出 WE:写允许信号 WE=0 数据写入 WE=1 数据读出 NC DIN WE A 0 A 1 1 2 3 4 5 6 7 8 RAS A 2 GND VCC CAS D OUT A 3 A 4 16 15 14 13 12 11 10 9 A 6 A 5 A 7 2164 工作原理 数据读出 数据写入 工作原理 刷新:将存放于每位中的信息读出再照原样写入原单元的过程 三、