dsp原理与应用时钟中断看门狗.pptxVIP

DSP原理与应用时钟中断看门狗会计学第1页/共48页第4.1节TMS320F2833X 时钟0.25~10倍输入时钟频率:1.降低外部晶振频率,以减低电磁干扰(EMI)2.低价晶振3.避免使用谐振晶体和相关的屏蔽电路组成:锁相环(Phased Locked Loop PLL)晶振(Crystal Oscillator)时钟监视电路(Clock Moniter Circuit)时钟使能电路(colck enable circuit)第2页/共48页第4.1节TMS320F2833X 时钟硬件引脚:X1/CLKIN:内部震荡器的晶体输入，或外部震荡器输入X2:内部震荡器的晶体输出CLKOUT:内部时钟输出两种时钟模式:内部时钟:只须外部晶体外部时钟:外部震荡器输出接CLKIN第4.1节TMS320F2833X 时钟第3页/共48页内部时钟模式外部时钟模式第4.1节TMS320F2833X 时钟第4页/共48页时钟模块功能图第4.1节TMS320F2833X 时钟第5页/共48页PLL倍率选择:PLLCR第4.1节TMS320F2833X 时钟第6页/共48页PLL倍率选择:PLLSTS第4.1节TMS320F2833X 时钟第7页/共48页外设时钟信号第4.1节TMS320F2833X 时钟第8页/共48页第4.1节TMS320F2833X 时钟第9页/共48页第4.1节TMS320F