触发器的教材.pptxVIP

触发器;触发器;重点 1.各种触发器的逻辑功能及其描述方法(特性表、特性方程〕。 2.根本RS、同步RS、边沿结构触发器的动作特点。 3.已知电路图及输入信号波形，写出电路的次态函数式并画输出信号波形。 4. 触发器的逻辑功能分类及其转换。;5.1 概述;能够存储1位二进制数字信号的根本单元电路叫做触发器。 触发器是构成各种复杂数字系统的根本逻辑单元。;触发器的分类;5.2 触发器的结构与工作原理;定义 为1状态， 为0状态。 为直接置位〔置1〕端，低电平有效。 为直接复位〔置0〕端，低电平有效。;〔1〕置1功能 时，电路为置1状态。 〔2〕置0功能 时，电路为置0状态。 〔3〕保持功能 时，电路维持原状态不变。 〔4〕不定状态 时，电路状态无意义。 ;阴影局部表示不定状态;触发器在接收信号之前所处的状态称为原态/初态，用Qn表示； 触发器在接收信号之后建立的新的稳定状态，叫做次态/新态，用Qn+1表示。 显然，触发器的次态 Qn+1是由输入信号和原态Qn的取值情况所决定。 ;;;用两个或非门也可以构成根本RS触发器，其直接置位端和复位端高电平有效。;CC4043 输入高电平有效 CC4044 输入低电平有效 都具有三态输出功能;在较复杂的数字系统中，当采纳多个触发器时，往往要求各个触发器的翻转在时间上同步，因此需引入一个公用的同步信号，使这些触发器只有在同步信号到达时才按输入信号改变输出状态。 通常称此同步信号为时钟脉冲信号，简称时钟，用CP表示。;G1、G2组成根本RS触发器，G3、G4组成输入操作电路。;先考虑同步工作 CP=0时，G3,G4门被封锁，无论S、R端加什么信号它们输出全是1，触发器保持原来状态不变。 CP=1时，S、R的变化才能引起状态变化。;禁止出现;可以通过触发器状态的转换对触发器鼓舞信号的要求描述逻辑功能。;也可用卡诺图来描述 称为次态卡诺图。 还可以用时序图来描述。〔略〕;应用时，如需要预设触发器的初始状态，可以使用异步输入端直接进行置位或者复位，而不受时钟信号的限制。 预置完毕后，应当使异步端处于无效状态，从而使触发器进入同步工作状态。;在CP=1的全部时间里S和R的变化，都将引起触???器输出端状态的变化。 同步触发器又称作 ;如果CP=1期间内输入信号屡次发生变化，则触发器的状态也会发生屡次翻转，这降低了电路的抗干扰能力。 同一时钟脉冲作用期间，引起触发器发生两次以及屡次翻转的现象，叫空翻。;同步RS触发器存在空翻现象，为了提高抗干扰能力，克服空翻，期望一个CP脉冲作用期间Q只改变一次。 采纳以下结构形式：主从型、边沿型。;1. 主从RS触发器 电路组成 两个同样的同步RS触发器加一个反相器组成，构成主触发器和从触发器。;CP=1时，主触发器依据S、R的状态翻转，从触发器保持原来的状态不变。 CP从1返回0时，主触发器状态在CP=0期间不再改变，从触发器按照与主触发器相同的状态翻转。;主从RS触发器和同步RS触发器的特性表相同，但工作时序不同。 主从RS触发器在CP由1→0〔下降沿〕后依据CP＝1期间S、R的状态而改变状态。 即输出状态的变化发生在CP信号的下降沿。;阴影局部表示不定状态;在主从RS的触发器中，R、S信号仍存在约束，当R=S= l时，触发器出现不定状态。 主从JK触发器可以解决主从RS触发器对输入信号的约束问题。 ;电路组成;CP=1，主触发器依据J、K状态而动作，从触发器保持； CP=0，从触发器依据主触发器的状态进行输出。 ;逻辑功能;时序图;在CP=1期间，如果输入波形发生过变化，则不能仅依据下降沿时的输入信号来确定输出状态。;在CP=1期间，主触发器输入端的两个与门总有一个被封锁，J、K输入信号中只有一个变量能对主触发器的翻转起作用，一旦此输入变量因干扰引起主触发器翻转，即使干扰消逝后，也不能使主触发器翻转回原来的状态，叫做主从JK触发器的一次变化。;1.触发器的状态更新分两步动作： 第一步： 主触发器接收信号，使Q’改变； 第二步： 从触发器接收主触发器的状态，使Q改变。 ;2.因为主触发器仍为同步触发器，所以CP=1期间，输入信号都对Q’起作用，假设输入发生过变化，则CP下降沿时，Qn＋1取决于CP＝1期间信号的变化过程。 所以，主从结构的触发器也叫做;1)在CP=1的全部时间里，输入信号都对主触发器起操作作用。 2)在CP=1期间假设输入信号发生过变化，必须考虑整个CP=1期间主触发器状态的变化过程才能确定从触发器的次态。;3)只有CP=1期间输入信号未发生过变化的条件下，用CP下降沿到达时输入的状态决定触发器的次态才是正确的。 4)主从JK触发器存在一次变化问题。 ;为了进一步增强触发器的抗干扰能力，提高工作的可靠性，期望触发器的次态仅仅取