chp系统结构实用.pptxVIP

会计学;8086的内部结构从功能分成两个单元 总线接口单元BIU——管理8086与系统总线的接口，负责CPU对存储器和外设进行访问 执行单元EU——负责指令的译码、执行和数据的运算 两个单元相互独立，分别完成各自操作 两个单元可以并行执行，实现指令取指和执行的流水线操作;一、 8086内部结构 1. 指令执行部件EU EU功能:告诉BIU从何处取指令或数据，完成指令译码和执行指令。 EU的组成： （1）算术逻辑运算单元ALU （2）标志寄存器FR/PSW （3）寄存器组 （4）EU控制器;2. 总线接口部件BIU BIU功能:???址形成、取指令、指令排队、读/写操作数和总线控制。 向EU提供指令和数据,把EU的处理结果送给存储器或接口。 BIU的组成： （1）16位段寄存器 CS — 代码段寄存器 DS — 数据段寄存器 ES — 附加段寄存器 SS — 堆栈段寄存器 （2）16位指令指针寄存器 （3）20位物理地址加法器 （4）6字节指令队列 （5）总线控制逻辑;二、 8086CPU的寄存器组织;数据寄存器 AX(Accumulator) 累加器 BX(Base) 基地址寄存器 CX(Count) 计数器 DX(Data) 数据寄存器;例：累加器 ADD AL, BL MOV AX, 10 MUL BL ; AX ←(AL)×(BL) DIV BL ; AX ←(AX)/(BL) IN AL, 10H 例：基地址寄存器 MOV AL, [BX] ;AL←（DS:BX) MOV AL, DATA[BX] MOV AL, DATA[BX][SI] MOV AL, [BP] ;AL ← （SS:BP);例：循环 MOV CX,100 L1: : : LOOP L1 例：移位 MOV CL, 3 SAL AL, CL;例：乘法 MUL BX; DX,AX ←(AX)×（BX) 例：除法 DIV BX; DX,AX ←(DX,AX)/(BX) 例：I/O操作 MOV DX, 100H IN AL, DX;;段寄存器 CS(Code Segment )代码段寄存器 DS(Data Segment )数据段寄存器 ES( Extra Segment )附加段寄存器 SS(Stack Segment ）堆栈段寄存器;;堆栈(Stack);PUSH DS MOV AX,0 PUSH AX MOV AX, DATA MOV DS, AX : :;标志寄存器;(1) 状态标志：;ZF(Zero Flag)零标志;AF(Auxiliary Carry Flag)辅助进位标志;溢出;例： 有符号数：不溢出 无符号数：不溢出;(2) 控制标志;2.2 8086的引脚信号;1. 数据和地址信号－1;A19/S6～A16/S3（Address/Status） 地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期输出高4位地址A19～A16 在访问外设的第一个时钟周期全部输出低电平无效 其他时间输出状态信号S6～S3;2. 读写控制信号;2. 读写控制信号（续1）;2. 读写控制信号（续2）;2. 读写控制信号（续3）;2. 读写控制信号（续4）;3. 中断请求和响应信号;3. 中断请求和响应信号（续1）;3. 中断请求和响应信号（续2）;4. 总线请求和响应信号;4. 总线请求和响应信号（续1）;5. 其它信号;5. 其它信号（续1）;5. 其它信号（续2）;5. 其它信号（续3）;8088与8086CPU的不同之处;1.存储器分段;; 例： （DS）=1000H, EA＝1200H 物理地址＝（段寄存器）×16＋EA ;地址形成（36页）;二、 8086存储器结构;;BHE A0;三、堆栈的概念;堆栈(Stack);2.4 8086系统配置;8086最大模式;;时序（Timing）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。 总线时序描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时;复位时各内部寄存器的值;时钟周期（Clock Cycle）：CPU时钟频率的倒数，最小时间单位，也称T状态。;任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码。