VLSI数字集成电路设计-互联问题.docx

下载文档

0
0
约小于1千字
约 4页
2022-03-18 发布于上海
举报
版权申诉
保障服务

VLSI数字集成电路设计-互联问题.docx

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

? ? VLSI数字集成电路设计互联问题 ? ? 串扰：由相邻的信号线与电路节点之间不希望有的耦合引起的干扰，称为串扰（cross talk）串扰对电路的影响可以看作两个部分：1. 电容的可靠性——正确性 2. 性能的影响——延迟增大 1. 电容的可靠性 CXY是寄生电容，X处电压发生变化，导致CY有一个变化。对串扰特别敏感的电路是：位于全摆幅导线（ΔVx = VDD）附近的具有低摆幅预充电节点的电路。例如：动态存储器，低摆幅片上总线以及某些动态逻辑。————需要电平恢复器 2. 电路性能的影响 Y处的负载电容与其相邻的两个导线信号变化情况有关：如果同时都是0-1，或者10，则Y处的电容为Cgnd如果如9.5图，都是反向，那么Y处电容CL=Cgnd + 4Cc例子：时间常数tao = RdCL + RwCL/2tp = 0.69 * tao = 0.69 * g * Cw(Rw + Rd/2) 解决串扰的一些方法 ? -全文完-