第2章 接口类实训项目图文课件.pptVIP

2.5 UART通信设计 4. 代码说明 本设计源码没有对检测到的下降沿进行确认，这样容易引起起始位的误判。在接收数据时，接收端不断检测串口传输线，看是否有起始位到来。当收到一系列的“1”（停止位或空闲位）之后，检测到一个下降沿，说明起始位出现。由于传输中可能会产生毛刺，接收端极有可能将毛刺误认为是起始位，所以要对检测到的下降沿进行确认。本设计可采用8倍波特率的频率对下降沿进行确认，做法如下：在检测到下降沿后，在连续的8个周期内，对接收到的数据进行判断，若连续8个数据中有4个或4个以上的0出现，则认为该下降沿是有效的下降沿。请读者根据上面的说明对本设计进行补充完善，以防止在接收时对起始位的误判。 接收到起始位后，在后续的信息接收中，仍然采用8倍波特率的频率进行接收，但在接收某位信息时，则在第8个周期才将数据接收，这样可提高接收的可靠性。 发送数据时，则以波特率为频率进行发送。 本设计采用19200的波特率来传输信息，对于其他波特率，也非常容易实现。对应4800、9600、19200、38400这些常用波特率的分频参数分别为651、325、163、81，读者可根据已有代码进行改写。 FPGA向PC发送的是静态信息，在参数txd_data中定义，具体见语句parameter txd_data={Hello!,8d10};，包含Hello这5个字符以及一个换行符。该静态信