DMA相关知识汇总.pdfVIP

DMA相关知识 直接存储器访问（DMA）模块是一种不需要CPU 干涉而实现外设 与内存之间的数据交换的方式。直接存储器访问就是用硬件实现存储 器与存储器之间，存储器与I/O 口设备之间进行高速数据传送，极大 的提高了批量数据的传送速度。实现DMA传送的关键部位是DMA控制 器（DMAC）。DMAC和CPU都可以控制系统总线，从而控制总线的发送 信息。但是同一时刻，系统总线只能接受一个部件的控制。由这两个 部件之间的“联络信号”控制实现的。DMA 传送期间，CPU 让出总线 控制权，这可能影响诸如中断请求的及时响应和处理，同时DMA传送 方式的高速度是以增加系统的复杂性和成本为代价的。DMA模块的核 心其实是一个与地址控制逻辑紧密关联的状态机，在数据传输过程中 让数据块自动的重新配置，就好像两个缓冲器之间打乒乓球一样，我 们把这种机制也叫作DMA 的乒乓机制。 一．DMA主要特征如下： 1.具有独立中断控制6路DMA通道。 2.可作为DMA传送的触发信号有：  ADC序列发生器1和序列发生器2；  多路缓冲器串口McBSPA和McBSPB 的发送和接收；  XINT1～7和XINT13;  CPU定时器；  ePWM1～6，ADCSOCA和ADCSOCB信号；  软件强制； 3. 数据源及目标：  L4～L7 16K×16 位SARAM；  所有XINTF 区域；  ADC 存储器；  McBSP-A 和McBSP-B 发送及接收数据缓冲器；  ePWM1～6/HRPWM1～6 处在外射单元3 的寄存器。 4. 字长：16 位或32 位； 5. 流量：4 周期每字； 二．DMA 传送过程大致有以下几个步骤： 1.当外设输入数据准备好，外设向DMA 发出一个选通信号，将数据送 到数据端口；向DMA 发出请求； 2.DMA 控制器向CPU 发出总线请求信号（HOLD）高电平； 3.CPU 在现行总线周期结束后响应，向DMA 发出响应信号(HLDA)高电 平。 4.CPU 待该总线周期结束时，放弃对总线控制，DMA 控制器接管三态 总线，接口将数据送上数据总线，并撤销DMA 请求。 5.内存收到数据以后，给DMA 一个回答，于是DMA 修改地址指针，改 变传送字节数，检查传送是否结束，没有结束，下次接口准备好数据， 再进行一次新的传输。 6.当计数值为0，DMA 传输过程便告结束。DMA 控制器撤销总线请求 (HOLD 变低)，在下一个时钟周期上升沿使总线响应HLDA 变低，DMA 释放总线，CPU 取得总线控制权。 三．F28335 的DMA 模块的触发机制 在外设中断触发的时候，首先通过各自通道的模式寄存器 （MODE.CHX）的外设中断触发源的选择位（MODE.CHX(PERINTSEL)） 来选择触发源，，有效的中断触发后，控制寄存器的外设中断触发标 志位（PERINTFLG）会被置位，如果相应DMA 通道的模式寄存器中的 外设中断允许位（MODE.CHX.[PERINTE]）是使能的，并且控制寄存器 中运行状态位（CONTROL.CHx[RUNSTS]）是允许的，该DMA 通道就能 响应数据传输服务了，在接收完一个外设中断触发信号后，DMA 会自 动的发一个清除信号给中断源,这样后续的中断事件就会接着响应。 四．F28335 的DMA 模块的流水线机制 DMA 进行数据传输时采用4 级流水线，将数据传输主要分成如 下工序：产生数据源地址，输出数据源地址，读数据源数据，产生目 的源地址，输出目的源地址，写目的源数据；例外情况： 1. 当将McBSP 作为数据源时，读取McBSP DDR 寄存器的值时，会拖 延DMA 一个时钟周期 2. 在每次数据传输之前要增加一个周期的延迟； 3. 当从CH1 高优先级中断返回时也会周期延迟； 4. 32 位传输速度是16 位传输速度的两倍，传输一个32 位的字与传 输一个16 位的字所花的时间是一样的； 5. 与CP 的冲突可能增加延迟时间。 四．通道优先级 1.六个DMA 通道具有2 种优先级方案：循环优先级和CH1 高级优先级 方案。  循环优先方案 在此模式下所有DMA 通道具有相同的优先级，且被使能的DMA 通 道以如下循环顺序进行访问： CH1→CH2→CH3→CH4→CH5→CH6→CH