集成电路版图的基本知识.pptVIP

MOS晶体管 – 在物理版图中, 只要一条多晶硅跨过一个有源区就形成了一个MOS晶体管, 将其S, G, D, B四端用连线引出即可与电路中其它元件连接. MOS晶体管的电特性 – MOS晶体管是用栅电压控制源漏电流的器件,重要的公式是萨方程(I-V方程): IDS=k′?W/L?[(VG-VT-VS)2-(VG-VT-VD)2] MOS晶体管的电特性 – VG, VS, VD分别是栅, 源, 漏端的电压, VT是开启电压.– k′是本征导电因子, k′=μ?Cox/2, μ是表面迁移率, 属于硅材料参数, Cox是单位面积栅电容,属于工艺参数 – W, L分别是MOSFET的沟道宽度和长度,属于物理参数 – 管子的最小沟道长度Lmin标志着工艺的水平——特征尺寸, 如0.35um, 0.18um. W表示管子的大小, W越大则管子越大,导电能力越强, 等效电阻越小. 在集成电路中, 两个无关的晶 体管都是用场 氧隔离的 将MOS1和MOS2隔离开 MOS晶体管的并联 晶体管的D端相连, S端相连. 如果两个晶体管中有一个晶体管导通,从D到S就有电流流过, 若两个晶体管都导通,则I=I1+I2.每只晶体管相当于一个电阻,它的并联和电阻并联的规律一样, 等效电阻减小, 电流增大. M1 D G S B MN L=5u W=100u M=2 MOS晶体管的串联 串联: 晶体管的S端和另外一个晶体管的D端相连. 晶体管的串联和电阻的串联规律相同, 等效电阻增大, 电流不变: I=I1=I2. MOS晶体管 MOS晶体管的串联和并联 * 串联和并联的物理实现 P1和P2并联，N1和N2串联 连线 连线 * 电路由元件和元件间的连线构成 * 理想的连线在实现连接功能的同时，不带来额外的寄生效应 * 在版图设计中，可用来做连线的层有： 金属，扩散区，多晶硅 连线 连线寄生模型 * 串联寄生电阻 * 并联寄生电容 串联寄生电阻典型值 串联寄生电阻和并联寄生电容的影响 – 电源地上，电阻造成直流和瞬态压降 – 长信号线上，分布电阻电容带来延迟 – 在导线长距离并行或不同层导线交叉时，带来相互串扰问题 MOS集成电路是以MOS晶体管(MOSFET)为 主要元件构成的电路，以及将这些晶体管连接 起来的连线，此外，集成电阻，电容，以及 寄生三极管，二极管，等也是MOS集成电路 中的重要元件. 集成电阻 ? 电阻 * 两端元件——V=RI * 最基本的无源元件之一，是输入输出静电保护电路， 模拟电路中必不可少的元件 * 方块电阻，线性，寄生效应 集成电阻 多晶硅电阻 * 多晶硅电阻做在场区上. * 其方块电阻较大, 因此可以作为电阻. 如在作电阻的多晶硅处注入杂质, 使其方块电阻变大, 可制作阻值很大的电阻. NWELL电阻 * 因为阱是低掺杂的, 方块电阻较大, 因此大阻值的电阻亦可以用阱来做 MOS管电阻 * 工作在线性区的MOS管可用作电阻 * 它是一个可变电阻, 其变化取决于各极电压的变化： 集成电容 电容 * 两端元件，电荷的容器——Q=CV * 最基本的无源元件之一，是电源滤波电路，信号滤波电路，开关电容电路中必不可少的元件 * 单位面积电容，线性，寄生效应 多晶硅-扩散区电容 * 电容作在扩散区上, 它的上极板是第一层多晶硅，下极 板是扩散区, 中间的介质是氧化层 * 需要额外加一层版 MOS电容： * 结构和MOS晶体管一样, 是一个感应沟道电容,当栅上加电压形成沟道时电容存在. 一极是栅,另一极是沟道, 沟道这一极由S(D)端引出. 信息获取与仪器系统实验室 * 集成电路版图的基本知识 Layout structure 集成电路加工的平面工艺 从平面工艺到立体结构，需多层掩膜版构，需多层掩膜版，故版图是分层次的，由多层图形叠加而成！ Understanding Layout A simple Case Layer Layout Flow 硅栅CMOS工艺版图和工艺的关系 1. N阱——做N阱的封闭图形处，窗口注入形成P管的衬底 2. 有源区——做晶体管的区域（G,D,S,B区），封闭图形处是氮化硅掩蔽层，该处不会长场氧化层 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅。 4. 有源区注入——P+,N+区。做源漏及阱或衬底连接区的注入 5. 接触孔——多晶硅，扩散区和金属线1接触端子。 6. 金属线1——做金属连线，封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 属线2——做金属连线，封闭图形处保留铝