第1章集成电路制造工艺流程.pptVIP

* 1.1.5 隔离的实现 1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛” 。 2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极管。 N+ N+ N--epi P N--epi P P-Sub (GND) P-Sub (GND) P-Sub (GND) B P-Sub SiO2 光刻胶 N+埋层 N–-epi SiO2 P+ P+ P+ SiO2 N–-epi P P N+ N+ N+ N+ C E C E B B 钝化层 * 1.1.6 练习 1 描述PN结隔离双极工艺的流程及光刻掩膜版的作用； 2 说明埋层的作用。 * §1.2 N阱硅栅CMOS集成电路制造工艺 * 思考题 1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？  （Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？ * * 1.2.1 N阱硅栅CMOS工艺主要流程 （ 参考P阱硅栅CMOS工艺流程） 场区光刻 衬底准备 生长SiO2和Si3N4 N阱光刻、注入、推进 生长SiO2和Si3N4 N管场区光刻、注入 阈值电压调整区光刻、注入 清洁有源区表面、长栅氧 场区氧化(局部氧化) 多晶淀积、参杂、光刻 N管LDD光刻、注入 P+有源区光刻、注入 P管LDD光刻、注入 N+有源区光刻、注入 BPSG淀积 接触孔光刻 N+接触孔光刻、注入 淀积金属1、反刻 淀积绝缘介质 通孔孔光刻 淀积金属2、反刻 淀积钝化层、光刻 侧墙氧化物淀积、侧墙腐蚀 * 1.2.2 N阱硅栅CMOS工艺主要流程1.衬底准备 P+/P外延片 P型单晶片 * P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程2. 氧化、光刻N-阱(nwell) * N阱 P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程3. N-阱注入，N-阱推进,退火，清洁表面 * P-Sub N阱 1.2.2 N阱硅栅CMOS工艺主要流程4.长薄氧、长氮化硅、光刻场区(active反版) * P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入） * P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程6. 栅氧化,淀积多晶硅，反刻多晶 （polysilicon—poly) * P-Sub P-Sub P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程7. P+ active注入（Pplus）（ 硅栅自对准） * P-Sub P-Sub P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程8. N+ active注入（Nplus —Pplus反版）  （ 硅栅自对准） * P-Sub P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程9. 淀积BPSG，光刻接触孔(contact)，回流 * P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程10. 蒸镀金属1，反刻金属1（metal1) * P-Sub P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程11. 绝缘介质淀积，平整化，光刻通孔(via) * P-Sub 1.2.2 N阱硅栅CMOS工艺主要流程12. 蒸镀金属2，反刻金属2（metal2) 国际微电子中心 集成电路设计原理 第1章集成电路制造工艺流程 * 1.无生产线集成电路设计技术 随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。 引言 * 2. 代客户加工（代工）方式 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。 代工方式已成为集成电路技术发展的一个重要特征。 引言 * 3. PDK文件 首先，代工单位将经过前期开发确定的一套工艺设计文件PDK（Pocess Design Kits)通过因特网传送给设计单位。 PDK文件包括：工艺电路模拟用的器件的SPICE（Simulation Program with IC Emphasis）参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔（VIA）、焊盘