原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验五预习要求
1. 在实验四已完成动态扫描电路的顶层模块中增加输入端口，
并将此端口连接到模块内部的数据选择器的数据端，以便动
态扫描显示电路显示外部提供的实际显示数据。
2. 了解分频器和计数器的基本概念和功能。
3. 分频器
Div.v
//分频器范例
module Div(clk,F_out);
input clk;
output reg F_out;
reg [7:0] t;
always@(posedge clk)
begin
if( t==99)
begin
t=0;
F_out=~F_out;
end
else
begin
t t+17d1;
end
end
endmodule
分析提供的分频器实例程序，分析并计算出输出信号 F_out
与输入信号clk 之间的频率关系，求出该分频器的分频系数。
在此程序基础上，将分频器的分频系数修改成 125000:1,使得
输入clk 频率在50MHz 时，输出信号F_out 的频率位400Hz
4. 根据提供的PPT，完成1 位十进制计数器基本模块的程序编写
和 。
5. 利用层次化设计的方法，以上面第二项设计完成的十进制计
数器模块为基础，完成四位十进制计数器的程序的编写和仿
真。
文档评论（0）