集成电路科学与工程导论 第八章 先进存储器技术.ppt

* * 1,2,3... * MRAM MRAM技术演进路径 上电极 阻变材料 下电极 电流 电压 开 关 限流 限流 电流 电压 开 关 限流 开 关 RRAM PCM FeFET 存算一体、存内计算、内存计算 存算一体架构的目标（举例） 存算一体架构 微处理 器 缓存 输入输出 I/O 缓存 神经网络加 速器 传感器 传统架构 微处理器 缓存 I/O 传感器 VS 1、网络权重数据直接存储在闪存中，不需要片外存储； 2、计算直接通过闪存完成，节省数据I/O延时与功耗； 存算一体 in Flash/ReRAM 欧姆定律+基尔霍夫定律 I1=V1/R1 I2=V2/R2 1 a??= I xjwi,?? ?? Wi, j Wi, j Wi, j Wi, j Wi, j 存算一体 in Flash/ReRAM 32×32×3 RGB 65 @ 28×28 feature maps65 @ 14×14 0 120 @ 10×10 feature maps120 @ 5×5 feature maps SPI总线 … Flash Array … 1024 800x1024 Flash Array … 1024 1024x1024 Flash Array … 1024 1024x1024 1024x6 Flash Array … 6 … ADC … ADC Regs Regs Conv1: Pool1: Conv2: Pool2: FC1: FC2: Filter Size: 6*6*3 Win Size: 2*2 Filter Size: 5*5*65 Win Size: 2*2 Neurons: 390 Neurons: 120 Stride: 1 Stride: 2 Stride: 1 Stride: 2 存算一体 in Flash 速度: 2M张图/s 峰值效率: 40Tops/W 手写数字识别展示 存算一体 in DRAM 读取放大器 DRAM阵列 没有电子代表0 存满电子代表1 Vivek Seshadri, et al., Micro‐50, 2018 存算一体 in DRAM 初始态 电子共享 读取放大并刷新 电子共享原理，如果最终的电子0.5倍,即读出为1， 如果0.5倍，则读出为0 Vivek Seshadri, et al., Micro‐50, 2018 存算一体 in DRAM A B C 输出=AB + BC + CA（大数逻辑判决） 如果C=0, A与B是什么逻辑？如果C=1, A与B是什么逻辑？ 存算一体 in DRAM 优点？问题？ 存算一体 in SRAM Dong, et al., JSSC, 2018 存算一体 in MRAM, ReRAM, PCM 电阻差异 A B C A B C output 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 1 1 数字存算一体 基于RRAM的存算一体 基于MRAM的存算一体 水银怎么做存储器 1,2,3... * 1,2,3... * Magnetic‐core?memory?was?the predominant?form?of?random‐ access?computer?memory between?1955?and?1975.?It?was used?in?the?Apollo?Guidance Computer?and?Space?Shuttle IBM?flight?computers?until?1990. 1,2,3... * 1,2,3... * 1,2,3... * u盘专利之争以色列M-Systems，1000万美金 硬盘诺贝尔奖故事，fert，grenburg 1,2,3... * 1,2,3... * 摩尔定律 1,2,3... * 易失性和非易失性 1,2,3... * 1,2,3... * 1,2,3... * 1,2,3... * 1,2,3... * 一次可编程只读存储器（PROM） 典型产品是“熔丝结构”与“PN结型结构”，可一次编程，通常芯片生产后， 所有单元都是数据“1”，然后在使用过程中通过熔断熔丝来得到数据“0”； 可通过紫外线、或者大电流熔断，不可恢复；目前较少使用。 熔丝 可擦可编程只读存储器（EPROM） 可用户根据需要来写入，并通常能通过紫外线等把已写入的内容擦去后再改写， 即是一种多次改写的ROM；目前也较少使用。 EPROM通常用紫外线擦除，它的信息擦除是整个芯片的擦除 电可擦可编程只读存储器（EEPROM） 可用户根据需要来写入，并能通过电流电压把已写入的内容擦去后再改写，即 是一种多次改写的ROM; 目前使用比较多；