集成电路科学与工程导论 第三章 集成电路晶体管器件.ppt

PD/FD-SOI (a) 「部分耗尽型SOI器件」（英文：Partially Depleted SOI，PD-SOI） (b)「全耗尽型SOI器件」（英文：Fully Depleted SOI，FD-SOI）指顶层单晶硅薄层厚度小于等于50nm的SOI晶体管器件，当器件工作在饱和区时，源漏耗尽层厚度小于顶层薄层厚度。 FD-SOI-CMOS器件 n-阱 p衬底 p-阱 氧化物埋层（BOX） 栅极 沟道 n+ n+ p+ 氧化物埋层（BOX） 栅极 沟道 p+ p+ n+ 相对于传统的体CMOS，FD-SOI器件是利用介质隔离的，并且其体区是全部耗尽的，大幅降低了源极、漏极、衬底以及阱之间的寄生电容，因此非常适合应用于射频电路中。 绝缘体上硅器件的优势及挑战 e- e- (a) (b) 栅极G n+ n+ p-衬底 氧化物埋层（BOX） 栅极G n+ n+ p-衬底 优势：氧化物埋层降低了源极和漏极之间的寄生电容，大幅降低了会影响器件性能的漏电流；具有背面偏置能力和极好的晶体管匹配特性，没有闩锁效应，对外部辐射不敏感，还具有非常高的晶体管本征工作速度等； 挑战：存在一定的负面浮体效应；二氧化硅的热传导率远远低于硅的热传导率使它成为一个天然“热障” ，引起自加热效应；成本高昂。 目 录 晶体管器件概述 金属-氧化物-半导体场效应晶体管技术 绝缘体上晶体管技术 三维晶体管技术 其他类型晶体管器件 金属-氧化物-半导体场效应晶体管的挑战 亚阈值泄漏电流不为零 「短沟道效应」（英文：Short Channel Effect，SCE）当MOS晶体管的沟道长度小到可以和漏结及源结的耗尽层厚度相比拟时，会出现一些不同于长沟道MOS管特性的现象的总称。 关不上的水龙头 金属-氧化物-半导体场效应晶体管的挑战 源极 漏极 栅极 亚阈泄漏 电流 衬底 栅致漏极泄漏 GIDL电流 栅泄漏 电流 VGS 0 NMOS PMOS ID VDS 0 VDS ~ 0 (a) (b) MOSFET中能够引发静态功耗的泄漏电流主要有： 源极到漏极的亚阈值泄漏电流、栅致漏极泄漏（GIDL）电流和栅极泄漏电流等 晶体管的演变 双栅（Double gate，DG）器件原理图 超薄体（Ultra thin body，UTB-SOI）SOI晶体管 体硅（Bulk）晶体管 背栅（Back gate） 鳍式栅（Fin）器件原理图 平面 → 立体 鳍式场效应晶体管 「鳍式场效应管」（英文：FinFET）工艺技术，随着集成电路特征尺寸按比例缩小到22nm时短沟道效应愈发严重，在美国DARPA资助下胡正明教授提出采用栅控制薄沟道的方法，其中通过高而薄的鳍式硅沟道，强化了栅极对沟道的控制。 FinFET之父胡正明教授 FinFET结构 单个Fin等效栅宽： Fin越来越瘦且越来越高 FinFET宽度只能是等效栅宽的整数倍 FinFET特征尺寸 FinFET特征尺寸为Fin的宽度 而不是沟道长度 栅极的发展趋势 三栅（Tri-gate，TG）FET 环栅（Gate all around，GAA）FET 环栅场效应晶体管 (a) 栅极G 硅 (b) 栅极G 硅 硅 「环栅场效应晶体管」（英文：GAAFET）技术的特点是实现了栅极对沟道的四面包裹，源极和漏极不再和基底接触，而是利用线状或者片状（平板状）的多个源极和漏极垂直于栅极横向放置，实现MOSFET的基本结构和功能 纳米线 纳米片 垂直型 平面型 互补场效应管 「互补场效应管」（英文：Complementary FET，CFET）一对或多对NFET和PFET纳米线或纳米片沟道垂直堆叠，NFET和PFET共用一个栅极作为信号输入端，共用一个漏极作为信号输出端，源极分别接地和供电电源的结构。 N P N P 目 录 晶体管器件概述 金属-氧化物-半导体场效应晶体管技术 绝缘体上晶体管技术 三维晶体管技术 其他类型晶体管器件 3.5其他类型晶体管器件 伴随着晶体管尺寸的减小，短沟道效应造成的漏电流问题严重限制了晶体管器件的进一步发展 因此，人们基于新材料和新原理发展新型场效应晶体管 高电子迁移率晶体管 高电子迁移率晶体管发展史： 1960 年 Anderson等人预言了异质结界面会有电子积累； 1969年 Easki和Tsu提出在禁带宽度不同的异质结结构中，离化的施主和自由电子是分离的，会提高电子迁移率； 1978年，R. Dingle等人首次在分子束外延生长的GaAs/AlGaAs超晶格结构中观察到了相当高的电子迁移率，并证明这种高电子迁移率存在于异质界面，这种二维导电电子体系被称为二维电子气（2-Dimensional Electron Gas，2-DEG） 1980年，日本富士通公司研制出GaAs/n-AlxGa1-x