GPIO接口PPT精品文档.ppt

第五章 LPC2400系列处理器接口技术5.1 GPIO接口;学习内容;GPIO应用场合及特性; 特性：LPC2400嵌入式芯片共有的通用输入输出端口GPIO5个，占用P0~P4共160根引脚。这些引脚一般与其他外围设备模块引脚复用，所以在某些应用场合不是所有GPIO引脚都能使用。 快速GPIO端口 LPC2400的GPIO端口0和端口1既可通过一组增强的寄存器访问，也可以用传统寄存器组访问。而端口2/3/4只能为快速访问端口。 GPIO寄存器地址被重映射到ARM本地总线上，这样可以最快速度访问GPIO寄存器组；通过设置引脚屏蔽寄存器允许对端口引脚成组操作，保留其他引脚状态不变；所有GPIO寄存器可以使用字节和半字访问；所有端口值可以在单指令周期内完成写操作。 ;中断的产生 LPC2400端口0和端口2的每根引脚都可以产生中断信号。 每个中断信号可编程设置为上升沿触发、下降沿触发或脉冲触发。每个使能的中断可作为唤醒信号，用于把某个模块从省电模式中唤醒。 用户软件通过操作GPIO寄存器，可以挂起上升沿中断、下降沿中断和GPIO总中断。 端口0和端口2的中断信号与VIC的外部中断3共享同一个中断通道。;GPIO寄存器描述;GPIO寄存器描述;GPIO寄存器描述;GPIO端口输出置位寄存器（IO[0/1]SET-0xE00280[0/1]4） （FIO[0/1/2/3/4]SET-0x3FFFC0[1/3/5/7/9]8） 该寄存器用于在GPIO的输出引脚产生高电平输入。 对应位写1，则对应引脚输出高电平，写0无效。如果引脚被配置位输入或其他功能，则写1也无效。对该寄存器执行读操作，返回前一次对该寄存器写入的值，而对外部引脚状态无影响。 对FIOSET寄存器的访问是否有效要根据FIOMASK寄存器的对应位的状态而定。 个快速GPIO端口可以通过几个8位和16位寄存器控制。 ;GPIO端口输出清除寄存器 （IO[0/1]CLR-0xE00280[0/1]C） （FIO[0/1/2/3/4]CLR-0x3FFFC0[1/3/5/7/9]C） 该寄存器用于在GPIO的输出引脚产生低电平输出。 对应位写1，则对应引脚输出低电平并且清除IOSET寄存器中对应位，写0无效。如果引脚被配置位输入或其他功能，则写1也无效。 对FIOCLR寄存器的访问是否有效要根据FIOMASK寄存器的对应位的状态而定。 个快速GPIO端口可以通过几个8位和16位寄存器控制。;GPIO端口引脚值寄???器（IO[0/1]PIN-0xE00280[0/1]0） （FIO[0/1/2/3/4]PIN-0x3FFFC0[1/3/5/7/9]4） 该寄存器只提供那些被配置为数字功能的引脚端口值。寄存器保存了端口引脚的逻辑值，而无论引脚被配置位输入或输出，亦或者配置为数字功能模块。比如，某个端口引脚可以配置位GPIO输入、输出，UART输入，PWM输出等功能。 如果引脚被设置位模拟功能，引脚的状态则不能被有效读到。例如引脚被配置位A/D输入，则该引脚在IOPIN中的值为无效的。 写入IOPIN寄存器的值保存在端口的输出寄存器中，省去了分别写IOSET和IOCLR寄存器的步骤。使用该寄存器时要特别注意，因为一个值写入，整个端口引脚的状态都被更新了。 如向IOXPIN写入0x0000FFFF时，端口的高16根引脚变为低电平输出，低16根引脚变为高电平输出。 对FIOPIN寄存器的访问是否有效要根据FIOMASK寄存器的对应位的状态而定。 ;快速GPIO端口屏蔽寄存器 （FIO[0/1/2/3/4]MASK-0x3FFFC0[1/3/5/7/9]0） 该寄存器属于快速GPIO端口寄存器组。它用于允许或禁止通过写FIOPIN，FIOSET，FIOCLR寄存器来控制端口引脚状态的操作。屏蔽寄存器也能用于屏蔽对FIOPIN寄存器的读操作。 寄存器中某位为0，则允许读或写操作对应端口引脚。如果寄存器中某位为1，则无法通过写操作改变引脚状态，如果读取FIOPIN寄存器，该引脚的当前状态也不会反应出来。 每个快速GPIO端口可以通过几个8位和16位寄存器控制。 ;GPIO总中断状态寄存器（IOIntStatus-0xE0028080） 该只读寄存器保存了支持中断的GPIO端口产生的中断请求。寄存器每位代表一个端口。 ;GPIO上升沿中断使能寄存器 （IO[0/2]IntEnR-0xE00280[9/B]0） 该读写寄存器每位使能对应GPIO端口引脚为上升沿中断。 ;GPIO上升沿中断状态寄存器 （IO[0/2]IntStatR-0xE00