《CPLD和FPGA设计实验》课程教学大纲.docVIP

CPLD和FPGA设计实验 CPLD/FPGA Experiment 一、课程基本情况 课程总学时：48 实验总学时：16 学 分：3 开课学期：第5学期 课程性质：选修 对应理论课程：CPLD/FPGA设计 适用专业：电路与系统 教材：[巴西]沃尔尼·A. 佩德罗尼（Volnei A. Pedroni） 著，VHDL数字电路设计教程，电子工业出版社，2013年 开课单位：电子与信息工程学院电子科学与技术系 二、实验课程的教学目标和任务 本实验课程的教学目标是通过设计、验证、综合类型的系列实验环节，使学生掌握并熟练使用硬件描述语言和有关集成开发环境进行CPLD/FPGA系统开发的技能，包括CPLD/FPGA设计基本流程、层次化设计方法、有限状态机设计方法、IP核的使用以及Nios II处理器核的使用，培养学生分析问题和解决问题的能力，为以后进行CPLD/FPGA系统开发以及ASIC芯片研究设计打下良好的基础。 三、课程的内容和要求 序号 项目名称 所需学时 内 容 提 要 项目要求 实验类型 必开 选开 实验一 四选一多路选择器的设计与仿真 2 用顺序语句和并行语句两种描述方式完成四选一多路选择器的设计与仿真； 必开 验证 实验二 原理图输入设计方法与混合输入设计方法 2 通过一位全加器的设计与仿真学习原理图输入设计方法与混合输入设计方法； 必开 验证 实验三 加减法计