《CPLD和FPGA设计》课程教学大纲.docVIP

CPLD和FPGA设计 CPLD/FPGA Design 一、课程基本情况 课程类别：专业方向课 课程学分：3学分 课程总学时：48学时，其中讲课：32学时，上机：16学时 课程性质：选修 开课学期：第5学期 先修课程：数字逻辑电路 适用专业：电路与系统 教 材：[巴西]沃尔尼·A. 佩德罗尼（Volnei A. Pedroni） 著，VHDL数字电路设计教程，电子工业出版社，2013年 开课单位：电子与信息工程学院电子科学与技术系 二、课程性质、教学目标和任务 本课程的目的是使学生理解可编程逻辑器件的基本结构和原理，掌握利用计算机辅助进行CPLD/FPGA开发设计的方法、流程和技巧，掌握VHDL的基本语法和数字电路描述方法，并基于VHDL语言完成相关实验，课程要求利用可编程逻辑器件开发平台设计完成5个数字系统，并进行仿真与调试，为CPLD/FPGA系统开发以及ASIC芯片研究设计打下良好的基础。 三、教学内容和要求 1．可编程逻辑器件基础（6学时） （1）了解CPLD/FPGA的发展历史与现状； （2）了解CPLD/FPGA的主流厂商、产品序列及常用型号； （2）理解CPLD/FPGA的可编程思想； （3）理解可编程逻辑器件的实现原理； （4）掌握CPLD/FPGA的基本结构； 重点：CPLD与FPGA的结构、特性与应用上的差异； 难点：可编程技术的实现原理、查找表技术；