数字逻辑设计第3章 数字电路.pptVIP

Chapter 3 Digital Circuit（数字电路） The electrical aspects of digital circuits （数字电路中的电气知识） Basic logic function NAND and NOR NAND gate logic expression： Z = ( A · B ) ’ logic symbol： NOR gate logic expression： Z = ( A + B ) ’ logic symbol： 3.1 Logic Signals and Gates（逻辑信号和门电路） 在电路中如何表示0和1？ 高电平（HIGH）和低电平（LOW） 高电平对应 0 还是 1？ 3.2 Logic Family （逻辑系列） TTL（Transistor – Transistor Logic） CMOS（Complementary MOS） ECL（Emitter- Coupled Logic） Chips from the same family have similar input, output, and internal circuit characteristics, but perform different logic function.（同一系列的芯片具有类似的输入、输出及内部电气特性，但逻辑功能不同。） Chips from the same family can be interconnected to perform any desired logic function. Chips from the different families may not be compatible.（不同系列的芯片可能不匹配） 3.3 CMOS Logic CMOS logic levels 1、MOS Transistors N-channel and P-channel 1、MOS Transistors N-channel and P-channel 1、MOS Transistors MOS晶体管栅极阻抗非常高（兆欧） 无论栅电压如何 栅－漏、栅－源之间几乎没有电流 （漏电流 leakage current , ?A） 栅极与源和漏极之间有电容耦合 信号转换时，电容充放电，功耗较大 MOS管的基本开关电路 2、Basic CMOS Inverter Circuit 工作原理 1、VIN = 0.0V VGSN = 0.0V，Tn off VGSP = VIN –VDD = –5.0V，Tp on VOUT ? VDD = 5.0V 2、VIN = VDD = 5.0V VGSN = 5.0V，Tn on VGSP = VIN –VDD = 0.0V ，Tp off VOUT ? 0 3、CMOS NAND Gate 工作原理： 1、either input is LOW T1、T3至少有一个截止， T2、T4至少有一个导通；Z为高（ ? VDD） 2、both inputs are HIGH T1、T3都导通， T2，T4都截止， Z为低（ ? 0V） 4、CMOS NOR Gate 工作原理： 1、Both inputs are LOW T1、T3都截止， T2，T4都导通， Z为高（? VDD） 2、either input is HIGH T1、T3至少有一个导通， T2、T4至少有一个截止； Z为低（? 0V） 7、 Fan－in（扇入） The number of inputs that a gate can have in a particular logic family. The additive “on” resistance of series transistors limits the fan-in of CMOS gates.（导通电阻的可加性限制了CMOS门的扇入数） 8、Noninverting Gates（非反相门） 3.4 Electrical Behavior of CMOS Circuits（CMOS电路的电气特性） Logic Voltage levels（逻辑电压电平） DC noise margins（直流噪声容限） Fanout（扇出） Speed（速度） Power consumption（功耗） Noise（噪声） Electrostatic disc