第2章PLD硬件特性与编程技术39681163.pptVIP

2.4.1 查找表逻辑结构 图2-33 FPGA查找表单元内部结构 2.4.2 Cyclone系列器件的结构与原理 图2-34 Cyclone LE结构图 2.4.2 Cyclone系列器件的结构与原理 图2-35 Cyclone LE普通模式 2.4.2 Cyclone系列器件的结构与原理 图2-36 Cyclone LE动态算术模式 2.4.2 Cyclone系列器件的结构与原理 图2-37 Cyclone LAB结构 2.4.2 Cyclone系列器件的结构与原理 图2-38 LAB阵列 2.4.2 Cyclone系列器件的结构与原理 图2-39 LAB控制信号生成 2.4.2 Cyclone系列器件的结构与原理 图2-40 快速进位选择链 2.4 FPGA的结构与工作原理 图2-41 LUT链和寄存器链的使用 2.4.2 Cyclone系列器件的结构与原理 2.4 FPGA的结构与工作原理 图2-42 LVDS连接 2.4.2 Cyclone系列器件的结构与原理 2.5 硬件测试技术 图2-43 边界扫描电路结构 2.5.1 内部逻辑测试 2.5.2 JTAG边界扫描测试 2.5.2 JTAG边界扫描测试 引 脚 描 述 功 能 TDI 测试数据输入(Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出(Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择(Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入(Test Clock Input) 时钟输入到BST电路，一些操作发生在上升沿，而另一些发生在下降沿。 TRST 测试复位输入(Test Reset Input) 低电平有效，异步复位边界扫描电路(在IEEE规范中，该引脚可选)。 表2-1 边界扫描IO引脚功能 图2-44 边界扫描数据移位方式 2.5.2 JTAG边界扫描测试 图2-45 JTAG BST系统内部结构 2.5.2 JTAG边界扫描测试 图2-46 JTAG BST系统与与FLEX器件关联结构图 2.5 硬件测试技术 图2-47 JTAG BST选择命令模式时序 2.5.2 JTAG边界扫描测试 2.5 硬件测试技术 2.5.2 JTAG边界扫描测试 TAP控制器的命令模式有： SAMPLE／PRELOAD指令模式 EXTEST指令模式 BYPASS指令模式 IDCODE指令模式 USERCODE指令模式 2.5.3 嵌入式逻辑分析仪 2.6 FPGA/CPLD产品概述 2.6.1 Lattice公司CPLD器件系列 1. ispLSI器件系列 （1）ispLSI1000E系列。 （2）ispLSI2000E/2000VL/200VE系列。 （3）ispLSI5000V系列。 （4）ispLSI 8000/8000V系列。 KX康芯科技 EDA技术与VHDL 第2章 PLD硬件特性与编程技术 KX康芯科技 2.1 概 论 图2-1 基本PLD器件的原理结构图 2.1 概 论 2.1.1 PLD的发展历程 熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 GAL器件 FPGA器件 EPLD器件 CPLD器件 内嵌复杂功能模块的SoPC 2.1 概 论 2.1.2 PLD的分类 图2-2 按集成度(PLD)分类 2.1 概 论 2.1.2 PLD的分类 1．熔丝(Fuse)型器件。 2．反熔丝(Anti-fuse)型器件 。 3．EPROM型。称为紫外线擦除电可编程逻辑器件 。 4．EEPROM型 。 5．SRAM型 。 6．Flash型 。 CPLD FPGA 2.2 简单PLD原理 2.2.1 电路符号表示 图2-3 常用逻辑门符号与现有国标符号的对照 2.2.1 电路符号表示 图2-4 PLD的互补缓冲器 图2-5 PLD的互补输入 图2-6 PLD中与阵列表示 图2-7 PLD中或阵列的表示 3-8 阵