数字电路实验二加法器18.pptxVIP

实验二 加法器仿真软件的使用1、软件的安装及破解multisim8的安装2、软件的介绍工具栏元件库仪器仪表栏一、实验目的1．掌握半加器和全加器的逻辑功能及测试方法。2．用中规模集成全加器74LS183构成三位并行加法电路。加法器在数字系统中，经常需要进行算术运算，逻辑操作及数字大小比较等操作，实现这些运算功能的电路是加法器。加法器是一般组合逻辑电路，主要功能是实现二进制数的算术加法运算。半加器半加器完成两个一位二进制数相加，而不考虑由低位来的进位。半加器逻辑表达式为CnSnCnSn+AnBnAnBn图3-2图3-1逻辑符号如图3－1所示，AnBn为输入端，Sn为本位和数输出端，Cn为向高位进位输出端。图3－2为用与门和异或门实现半加器的电路图。全加器全加器是带有进位的二进制加法器，全加器的逻辑表达式为Cn-1SnCnAnSn++BnCn+CAnBnn-1图3-3图3-4逻辑符号如图3－3所示，它有三个端入端An、Bn、Cn-1，Cn-1为低位来的进位输入端，两个输出端Sn、Cn。实现全加器逻辑功能的方案有多种，图3－4为用与门、或门及异或门构成的全加器。Cn-1Ucc2An2Bn2C2Cn2Snn-1+111413121098CnBnAn+2345617SnGND1An1Bn1C1Cn1Snn-1(a) (b)图3-5中规模集成电路双全加器74LS183内部逻辑图及引脚排列如图3－