FPGA技术课程设计_数字式竞赛抢答器终稿.docxVIP

FPGA技术课程 设计报告 名称:数字竞赛抢答器 名称:数字竞赛抢答器 团队领导: 团队成员(其他5人): 主题的一般设计要求: 设计主题要求: (1)设计一个可以容纳三组参赛者的数字抢答器，每组都为抢答器提供一个按钮。 (2)抢答器具有第一信号识别和闭锁功能，使第一抢答器以外的按钮不起作用。 (3)设置一个主机复位按钮。 (4)主机复位后，开始抢答。第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组，扬声器发出声音1~2秒。 (5)设置计分电路。每组开始预设1 00分，由主持人打分。正确答案10分，错误答案10分。 组员()陶的设计要求(组长提供给组员): 主要任务:设计首答认证的锁模块。 输入端口:组1、组2、组3、复位。 输出端口:组[2:0] 功能描述: 是复位主机的复位信号(开始加扰的信号)。当reset为低电平(下降沿)时，模块开始锁存输入端口的信号，当其中一个发生变化时，模块会阻塞输入。然后根据下面的真值表输出锁存信号: 锁存信号 输出信号 第一组 第二组 第三组 组[1] 组[2] 0 一个 一个 0 一个 一个 0 0 一个 0 一个 一个 0 一个 一个 当信号未被锁存时，组输出为00。 团队成员()曾雪的设计要求: 主要任务:群组解码提醒模块 输入:组[2:0]，clk 输出:警告，灯[2:0] 功能描述: 该模块用于控制蜂鸣器和三个LED灯，其