集成电路实验 王向展.pdfVIP

电 子 科 技 大 学 实 验 报 告 二、实验项目名称：CMOS模拟集成电路设计与仿真 三、实验地点：211大楼606房间 四、实验学时：4 五、实验目的： （1）综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握 基本的IC版图布局布线技巧。 （2）学习并掌握国际流行的EDA仿真软件Cadence 的使用方法，并进行版 图的的设计与验证 六、实验原理： IC设计一般规则： ①根据用途要求，确定系统总体方案 ②根据电路的指标和工作条件，确定电路结构与类型，然后通过模拟计算， 决定 电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模 拟仿真。 ③根据电路特点选择适当的工艺，再按电路中各器件的参数要求，确定满足 这些参数的工艺参数、工艺流程和工艺条件。 ④按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一 定的规则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模 版用。 ⑤生成PG带制作掩模版 ⑥工艺流片 ⑦测试，划片封装