CPU的主要功能是执行存放在主存储器中的程序即机器指令.pptVIP

恢复余数法： 将被除数或余数减去除数，若所得余数符号位为0（即正）表明够减，上商1；若余数符号位为1（即负）表明不够减，上商0加上除数（即恢复余数法） 即：先做减法，若余数为正，上商1；若余数为负，上商0，必须恢复原来的余数（加上除数）。 第三十页，共八十七页。 不恢复余数法（加减交替法）： 此法的特点是在运算过程中如出现不够减，则不必恢复余数，可根据符号，继续向下运算。这样运算时步数固定，控制简单。 规则： 当余数为正时，商为1，余数左移一位，减除数； 当余数为负时，商为0，余数左移一位，加除数 第三十一页，共八十七页。 无符号整数不恢复余数除法流程图： 见教材P75页，图3-11 运算初始时，除数— B，被除数—A和C（其中A—高位、C—低位） 除法完成后商放在C寄存器中，余数放在A寄存器中。 A寄存的最高位作为运算中的符号位，用于指示余数的正负。 注意：例3-12中第一步 A-B=[A]原-[B]原=[A]初-[B]初= [A]初+[-B]初 B的机器负数：[-B]初=[B]初+1 B求反 第三十二页，共八十七页。 § 3.2.6 浮点乘除运算 1. 浮点乘法运算 阶码相加并判断溢出 尾数相乘 规格化处理 2. 浮点除法运算 预置 尾数调整 求阶差 尾数相除 第三十三页，共八十七页。 § 3.3 CPU模型的组成及其数据通路 CPU的组成： 控制器：完成取指令、分析指令、执行指令的操作。 运算部件：实现指令所指定的各种算术逻辑运算操作。 各种寄存器：用于存放指令、指令地址、操作数及运算结果。 CPU内部数据通路：用以连接CPU内部各部件，为信息提供通路。 第三十四页，共八十七页。 D ALU Z B A C R0 R1 R2 R3 MAR MDR IR PC PSW SP 地址总线 数据总线 控制总线 主存M I/O接口 I/O设备 EMAR EMDR SMDR ALU总线 RD WR 第三十五页，共八十七页。 § 3.3.1 基本组成 1. 寄存器： 存放控制信息的寄存器，如指令寄存器、程序计数器和程序状态字寄存器。 存放所处理的数据的寄存器，如通用寄存器和暂存器。 第三十六页，共八十七页。 寄存器的种类： （1）通用寄存器： 4个：R0、R1、R2、R3 一组可编程访问、具有多种功能的寄存器。 指令系统为其分配编号，即寄存器地址。 其本身在逻辑上只有接收信息、存储信息和发送信息的功能，但通过编程与运算部件的配合可实现多种功能。 第三十七页，共八十七页。 （2）暂存器： 3个：C、D、Z C用来暂存从主存储器读出的数据 D设置在ALU的输入端，用来存放一个操作数，还可暂存从主存储器读出的数据，并设有左移和右移的功能。 Z设置在ALU的输出端，用来存放运算结果。 指令系统中没有为其分配编号，故不能编址访问。 第三十八页，共八十七页。 （3）指令寄存器IR： 指令寄存器IR——用来存放当前正在执行的一条指令。IR的输出是控制器产生控制信号的主要逻辑依据。 （4）程序计数器PC： 程序计数器又称为指令计数器或指令指针IP。 作用是提供指令的地址。 具有加1计数功能，并可编程访问。 第三十九页，共八十七页。 （5）程序状态字寄存器PS： 程序状态字寄存器又称为标志寄存器。 作用：用来存放现行程序的运行状态和工作方式，其内容称为程序状态字PSW。 PSW是参与控制程序执行的重要依据。 （6）堆栈指针SP： SP用来指示堆栈栈顶的位置，其内容是栈顶单元的地址。 SP也是可编程访问的寄存。 第四十页，共八十七页。 （7）与主存接口的寄存器MAR、MDR： 地址寄存器MAR用来存放CPU访问主存或I/O接口的地址。MAR连接地址总线的输出门是三态门。 数据寄存MDR用来存放CPU与主存或I/O接口之间传送的数据。 CPU对主存的控制信号有两个： 读信号RD—控制对主存的读操作 写信号WR—控制对主存的写操作 第四十一页，共八十七页。 2. 运算部件： 控制ALU运算的控制信号有： ADD SUB AND OR XOR 加+ 减 -- 与 或 异 COM NEG A+1 A--1 B±1 求负 求反 A加1 A减1 B加（减）1 第四十二页，共八十七页。 3. 总线与数据通路结构： （1）ALU总线 CPU内部采用单总线结构，即设置一组由16根双向数据传送组成的ALU总线（CPU内总线），ALU和所有的寄存器通过这组公共总线连接起来。 在单总线结构中，CPU的任何两个部件间的数据传送都必须通过这组总线，控制较简单，但传送速度受到限制。 第四十三页，共八十七页。 （2）系统总线：16根地址总线、16根数据总线，以及控制总线。 CPU 主存 接口