原创力文档- 1、本文档共43页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
可编程逻辑器件设计试验汇报
试验名称:Quartus II 基础试验
试验目: 使用Quartus II 设计并完成一个简单逻辑电路
试验时间: 地点: 803 试验室
学生姓名: 赵佳梦 学号: 117282
试验名称: 使用Quartus II 设计并完成一个简单逻辑电路
1、试验步骤
（1） 创建工程
（2 ） 创建文件
（3 ） 编译工程
装
（4 ） 观察RTL 视图
（5 ） 仿真
订 2、VerilogHDL 代码
采取原理图输入
线
3、RTL 视图
4 、仿真结果
可编程逻辑器件设计试验汇报
试验名称: 第二部分: VerilogHDL 基础试验
试验目: 掌握Quartus II 软件基础使用方法, 完成基础时序电路设计
试验时间: 地点: 803 试验室
学生姓名: 赵佳梦 学号: 117282
试验名称: 简单D 触发器
1、 试验步骤
（1） 创建工程
（2 ） 创建文件
（3 ） 编译工程
（4 ） 观察RTL 视图
装 （5 ） 仿真
2、VerilogHDL 代码
module _DFF (clk,d,q);
订 input clk,d;
output q;
reg q;
always@ (posedge clk)
线 begin
q=d;
end
endmodule
3、RTL 视图
q~reg0
PRE
d D Q q
clk
ENA
CLR
4 、 仿真结果
可编程逻辑器件设计试验汇报
试验名称: 第二部分: VerilogHDL 基础试验
试验目: 掌握Quartus II 软件基础使用方法, 完成基础时序电路设计
试验时间: 地点: 803 试验室
学生姓名: 赵佳梦 学号: 117282
试验名称: 同时置数D 触发器
1、试验步骤
创建工程、 创建文件、 编译工程、 观察RTL 视图、 仿真
文档评论（0）