DSP大作业(哈工程).docVIP

DSP大作业(哈工程) DSP原理与应用 学号： 姓名： 日期：2017年5月23日星期二 在硬件和软件上的区别 在硬件结构上最大的不同之处在于数据存储结构方面。浮点DSP用户不必知道如何存储数据，而应用定点DSP时就需了解数据存储数据格式，必须对数据格式作一些转换。浮点DSP处理器具有浮点/整数乘法器，整数/浮点算术逻辑运算单元 ALU，适合存放扩展精度的浮点结果的寄存器等。 主要有浮点DSP编程的特点以及注意事项；定点DSP进行浮点运算时的定标，移位，检测溢出操作。比较两个浮点数时，不要使用==来判断是否相等。即使比较两个相等的数，还是可能有微小的舍入差别。 针对TI公司的C6000系列，说一下CACHE、EDMA、EMIF的概念和用途。 答： EMIF: 外部存储器接口（EMIF）是TMS、DSP器件上的一种接口,具体可以分为EMIFA和EMIFB。一般来说，EMIF可实现DSP与不同类型存储器（SRAM、Flash RAM、DDR-RAM等）的连接。一般EMIF与FPGA相连，从而使FPGA平台充当一个协同处理器、高速数据处理器或高速数据传输接口。设计接口提供了一个FPGA块至RAM的无缝连接。在读/写、FIFO或存储器模式中，双端口块RAM的一侧被用来实现与DSP的通信。另一侧用于实现与内部FPGA逻辑电路或平台-FPGA嵌入式处理器的通信。 EDMA: 增强型直接内存存取（EDMA）是数字信号处理器(DSP)中用于快速数据交换的重要技术，具有独立于CPU的后台批量数据传输的能力，能够满足实时图像处理中高速数据传输的要求。通过灵活控制EDMA不仅能够提高图像数据的传输效率，而且能够充分发挥DSP的高速性能。 CACHE：CACHE高速缓冲存储器一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的RAM位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器;如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM存储器速度快，所以当RAM的访问速度低于微处理器的速度时，常使用高速缓冲存储器。 DSP的PCB设计属于高速信号设计，高速信号设计需要考虑什么问题？ 答： （1）考虑电源和地的去耦 随着DSP工作频率的提高，DSP和其他IC元器件趋向小型化、封装密集化，通常电路设计时考虑采用多层板，建议电源和地都可以用专门的一层，且对于多种电源，例如DSP的I/O电源电压和内核电源电压不同，可以用两个不同的电源层，若考虑多层板的加工费用高，可以把接线较多或者相对关键的电源用专门的一层，其他电源可以和信号线一样布线，但要注意线的宽度要足够。 无论电路板是否有专门的地层和电源层，都必须在电源和地之间加一定的并且分布合理的电容。为了节省空间，减少通孔数，建议多使用贴片电容。可把贴片电容放在PCB板背面即焊接面，贴片电容到通孔用宽线连接并通过通孔与电源、地层相连。 考虑电源分布的布线规则。 分开模拟和数字电源层。 高速高精度模拟元件对数字信号很敏感。例如，放大器会放大开关噪声，使之接近脉冲信号，所以在板上模拟和数字部分，电源层一般是要求分开的。 （2）隔离敏感信号 有些敏感信号(如高频时钟) 对噪声干扰特别敏感，对它们要采取高等级隔离措施。高频时钟(20MHz以上的时钟，或翻转时间小于5ns的时钟)必须有地线护送，时钟线宽至少10mil，护送地线线宽至少20mil，高频信号线的保护地线两端必须由过孔与地层良好接触，而且每5cm 打过孔与地层连接;时钟发送侧必须串接一个22Ω～220Ω的阻尼电阻。可避免由这些线带来的信号噪声所产生的干扰。 （3）硬件抗干扰设计： 硬件抗干扰效率高，在系统复杂度、成本、体积可容忍的情况下，优先选用硬件抗干扰设计。常用的硬件抗干扰技术可归纳为以下几种: 硬件滤波：RC 滤波器可以大大削弱各类高频干扰信号。如可以抑制“毛刺”干扰。 合理接地：合理设计接地系统，对于高速的数字和模拟电路系统来说，具有一个低阻抗、大面积的接地层是很重要的。地层既可以为高频电流提供一个低阻抗的返回通路，而且使EMI、RFI变得更小，同时还对外部干扰具有屏蔽作用。PCB 设计时把模拟地和数字地分开。 屏蔽措施：交流电源、高频电源、强电设备、电弧产生的电火花，会产生电磁波，成为电磁干扰的噪声源，可用金属壳体把上述器件包围起来，再接地，这对屏蔽通过电磁感应引起的干扰非常有效。 光电隔离：光电隔离器可以有效地避免不同电路板间的相互干扰，高速的光电隔离器常用于DSP和其他设备(如传感器、开关等) 的接口。 （4）软件抗干扰设计 软件抗干扰有硬件抗干扰所无