改进型的CMOS电荷泵锁相环电路.docxVIP

PAGE 1 PAGE 1 改进型的CMOS电荷泵锁相环电路 导读：本文设计了一种高性能CMOS电荷泵锁相环电路，通过对传统电荷泵电路的改进，提高了充放电电流的匹配性，有效抑制了锁相环输出的相位偏差，提高了环路的稳定性。 锁相环（phase-locked loop,PLL）是一个闭环负反馈系统，能够精确?????地产生一系列与参考频率同相位的频率信号，是现代通信及电子领域中必不行少的系统之一，通常被用于频率合成、同步信号产生、时钟恢复以准时钟产生等。电荷泵锁相环（charge pump phase-locked loop,CPPLL）因其自身所具有的开环增益大、捕获范围宽、捕获速度快、稳定度高和相位误差小等优势，现已广泛应用在无线通信领域中。  在整个电荷泵锁相环系统中，电荷泵电路起着特别关键的作用。传统的电荷泵电路，其内部存在的一些非抱负因素直接影响着整个环路的工作性能，如存在电荷泄漏、电流失配、电荷共享、时钟馈通等问题，会导致压控振荡器输出频率产生抖动和相位发生偏差。  本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不抱负因素，并在此基础上，提出了一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频掌握模块，扩大了锁相环的锁频范围。  1 系统结构及工作机理  电荷泵锁相环通常由鉴频鉴