基于FPGA的915MHz射频读卡器设计.docxVIP

PAGE 1 PAGE 1 基于FPGA的915MHz射频读卡器设计 射频识别(RFID)技术是一种非接触式的自动识别技术，通过射频信号自动识别目标对象并猎取相关信息。通常RFID系统主要由应用软件、射频卡以及读卡器三部分构成[1]。相对于低频段的RFID系统，工作在860 MHz～960 MHz的超高频段(UHF)RFID系统有着读取距离远、阅读速度快等优点，是目前国际上RFID技术进展的热点[2]。读卡器的设计是RFID系统设计中的关键部分，设计方案有许多种。FPGA[3]具有开发简洁、静态可重复编程和动态在线编程的特点，已经成为当今应用广泛的可编程专用集成电路。目前生产RFID产品的许多公司都使用自己的标准，可供射频卡使用的几种标准有ISO/IEC 11784、ISO/IEC 14443、ISO/IEC 15693和ISO/IEC 18000等。其中应用多的是ISO/IEC 14443、ISO/IEC 15693和ISO/IEC 18000这三个标准[4]。本文基于ISO/IEC 18000-6 Type B协议设计了一款工作频率为915 MHz的读卡器。  1 读卡器的硬件设计  读卡器的硬件可以分为三大模块：FPGA数字信号处理模块、MCU及人机接口模块和射频收发模块，其结构框图如图1所示。FPGA数字信号处理模块用来实现ISO/IEC 18000