eda课程设计8×9先进先出(FIFO)缓冲器.docx

课程设计任务书 学生姓名:专业班级: 指导教师：工作单位：信息工程学院 题目:8×9先进先出（FIFO）缓冲器 一、设计目的 ①依据设计要求，完成对8×9先进先出（FIFO)缓冲器的设计。 ②进一步增强对QuartusⅡ的应用和对VHDL语言的使用。 二、设计内容和要求 ①设计一个8×9先进先出（FIFO）缓冲器，9位字深,8位字宽;当读信号ready有效时，FIFO 的输出data_out使能；当ready无效时，FIFO的输出处于高阻态；当写信号write有效时,8位宽的寄 存器进行写操作，信号rdinc和wrinc被用来作为寄存器读和写指针递加,以指示该位寄存器的读和写。 信号rdptclr和wrptclr复位读写指针指向FIFO的第一个寄存器。data_in是将被载入到一个寄存器的 数据. ②掌握QuartusⅡ的操作和使用方法. ③利用QuartusⅡ软件对所设计的电路进行仿真解析。 三、初始条件 CPLD，按键,时钟信号，拨码开关等。 四、时间安排 1、2016 年01 月11 日,课程设计任务部署、选题、查阅资料. 2、2016 年01 月13 日，设计,软件编程、仿真和调试. 3、2016 年01 月16 日至2015年01月21日,设计的硬件调试。 武汉理工大学《Matlab应用专项实践》课程设计说明书 4、2016年01月22日，机房检查设计成就，提交设计说明书及争辩. 指导教师签字： 2016年01月22日 系主任（或负责教师）签字： 2016年01月22日 武汉理工大学《电子线路EDA》课程设计说明书 目录 大纲...................................................................... I 绪论..................................................................... 1 1。设计的内容及要求................................................................................................................................... 2 1。1设计的目的.................................................................................................................................... 2 1.2设计任务要求.................................................................................................................................. 2 2.FIFO.................................................................... 2 2.1FIFO 的使用....................................................... 2 2 。2FIFO的参数...................................................... 3 2.3FIFO 的分类及设计................................................. 4 3.先进先出缓存器设计...................................................... 4 3 。1设计思想......................................................... 5 3 。2各部分模块....................................................... 5 3 。2.1先入先出缓存器............................................. 5 3 。2.2消抖电路................................................... 6 分频电路.................................................... 7 3.2 。4顶层原理图................................................. 7 4。仿真及硬件调试.....