eASIC如何实现ASIC价值重归.docxVIP

【Word版本下载可任意编辑】 PAGE 1 - / NUMPAGES 1 eASIC如何实现ASIC价值重归 前言 在市场需求的驱动下，为了提高速度、减少功耗、降低成本，半导体工艺遵循着摩尔定律，已经跨入深亚微米DSM时代。从180nm、130nm、90nm、65nm，再细到45nm。32nm、22nm似乎就在不远的将来。若再往下缩减，晶体管的尺寸就接近单个原子，而原子无法缩减。为了追求尺寸更小、密度更高的器件而继续微缩的代价将非常高昂，已经意义不大了。而在另一方面，随着半导体工艺的升级细化，ASIC设计的路也越走越艰难，越走越窄。Gartner研究中心多年来的市场跟踪研究结果说明，ASIC设计项目数量的总体趋势已经无疑被认为是向下的。技术的ASIC设计费用已经上升到一个很高点，以致许多中小规模的公司用不起而只能采用FPGA。不过，正在研发的各种降低ASIC设计费用的新方法有助于将ASIC的优点回归业界。 以eASIC为代表的构造化ASIC厂家率先找到了一种做得起ASIC的途径。eASIC独特的过孔层布线定制技术使用户能够在短时间内开发出高性能、低成本的ASIC和SoC。本文综述深亚微米ASIC设计趋势衰退的若干主要原因，分析两种替代ASIC的器件FPGA和构造化ASIC的长短处，介绍eASIC公司的新一代 45nm构造化ASIC中的技术。说明了深亚微米