利用低抖动LVPECL扇出缓冲器增加时钟源的输出数.docxVIP

PAGE 1 PAGE 1 利用低抖动LVPECL扇出缓冲器增加时钟源的输出数 电路功能与优势 很多系统都要求具有多个低抖动系统时钟，以便实现混合信号处理和定时。图1所示电路将ADF4351集成锁相环（PLL）和压控振荡器（VCO）与ADCLK948接口，后者可通过ADF4351的一路差分输出供应多达八路差分、低电压正射极耦合规律（LVPECL）输出。   现代数字系统常常要求使用很多规律电平不同于时钟源的高质量时钟。为了确保在不丢失完整性的状况下精确?????地向其它电路元件配电，可能需要额外的缓冲。此处介绍ADF4351时钟源和ADCLK948时钟扇出缓冲器之间的接口，并且测量结果表明与时钟扇出缓冲器相关的加性抖动为75 fs rms.  电路描述  ADF4351是一款宽带PLL和VCO,由三个独立的多频段VCO组成。每个VCO涵盖约700 MHz的范围（VCO频率之间有部分重叠）。这样可供应2.2 GHz至4.4 GHz的基本VCO频率范围。低于2.2 GHz的频率可使用ADF4351的内部分频器生成。  要完成时钟生成，必需使能ADF4351 PLL和VCO,且必需设置所需的输出频率。ADF4351的输出频率通过RFOUT引脚处的开集输出端供应，该引脚处需要一个并联电感（或电阻）和一个隔直电容。  ADC