(电子行业企业管理)数字电子技术阶段检测题.docxVIP

(电子行业企业管理)数字电子技术阶段检测题.docx

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
渤海大学物理系 数字电子技术阶段检测题——5 姓名学号 题号一二三总分 得分 一、单项选择题(本大题共20小题,每题2分,共40分) 在各小题的四个备选答案中选择出一个正确的答案,并将正确答案前的字母填在题干后的括号内。 1、时序逻辑电路在构造上() A、必须有组合逻辑电路B、必须有存储电路 C、必须同时有存储电路和组合逻辑电路D、以上均正确 2、下列四种对于时序逻辑电路的说法中,不正确的选项是() A、同步时序逻辑电路中所有触发器的触发输入端均接同一个时钟脉冲源。 B、异步时序逻辑电路中各触发器状态的变化并不同时发生。 C、Mealy型时序逻辑电路的输出不单是目前输入的函数,同时也是目前状态的函数。 D、Moore型时序逻辑电路中不存在独立设置的输入函数。 3、同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路() A、没有触发器B、没有统一的时钟脉冲控制 C、没有稳定状态D、输出只与内部状态相关 4、图示各逻辑电路中,为一位二进制计数器的是() 5、从0 开始计数的 N进制增量计数器,最后一个计数状态为 ( ) A、N B、N-1 C、N+1 D、2N 6、由n个触发器组成的计数器,最多计数个数为 ( ) A、n个 B、n2个 C、2n个 D、2n个 7、若组成一个十二进制计数器,所用触发器起码为 ( ) A、12个 B、3个 C、4个 D、6个 8、3位移位存放器组成的环形计数器, 其进制数为 ( ) A、6进制 B、8进制 C、4进制 D、3进制 9、3位移位存放器组成的扭环形计数器,其进制数为 ( ) A、3进制 B、6进制 C、8进制 D、2进制 -1- 10、4位环形计数器中,无效状态的个数为 ( ) A、4个 B、12个 C、8个 D、0个 11、n位触发器组成的扭环形计数器,其无关状态的个数为 ( ) A、2n-n B、2n-2n C、2n D、2n-1 12、四个触发器组成的 8421BCD码计数器,其无关状态的个数为 ( ) A、6个 B、8个 C、10个 D、不定 13、下列计数器中,每次状态变换时只有一位触发器的状态发生变化的是 ( ) A、二进制计数器 B、十进制计数器 C、环形计数器 D、扭环形计数器 14、下列计数器中,不存在无效状态的是 ( ) A、二进制计数器 B、十进制计数器 C、环形计数器 D、扭环形计数器 15、下列状态中,不是四位扭环形计数器输出状态的是 ( ) A、0000 B、1000 C、0010 D、0001 16、四位二进制减量计数器的初始状态为 1001,经过20个CP时钟脉冲作用后的状态为 ( ) A、1100 B、0100 C、1101 D、0101 17、下列器件中,拥有串—并行数据变换功能的是 ( ) A、译码器 B、数据比较器 C、移位存放器 D、计数器 18、一个4位串行数据输入4位移位存放器,时钟脉冲频次为 1kHz,变换为4位并行数据输出的 时间为 ( ) A、8ms B、4ms C、8μS D、4μS 19、下列器件中,不是时序逻辑电路的是 ( ) A、计数器 B、触发器 C、存放器 D、译码器 20、下列触发器中,可以组成移位存放器的是 ( ) A、电位RS触发器 B、与非门组成的基本 RS触发器 C、边沿JK触发器 D、或非门组成的基本 RS触发器 二、填空题(本大题共 15小题,每题 1分,共15分) 21、时序逻辑电路在任一时刻的稳定输出不单与当时的输入相关,而且还与 _______________________________________________相关。 22、时序逻辑电路在构造上有两个特点:其一是包含由触发器等组成的 ______________电路;其二 是内部存在___________________通路。 23、时序逻辑电路的“现态”反应的是 ________________时刻电路状态变化的结果,而“次态”则 反应的是________________时刻电路状态变化的结果。 24、时序逻辑电路按其不同的状态改变方式,可分为 _______________________时序逻辑电路和 ____________________时序逻辑电路两种。前者设置统一的时钟脉冲,后者不设置统一的时钟 脉冲。 25、时序逻辑电路的输出不单是目前输入的函数,同时也是目前状态的函数,这类时序逻辑电路称 为_________________型时序逻辑电路;时序逻辑电路的输出仅是目前状态的函数,而与目前输入无关,或许不存在独立设置的输出,而以电路的状态直接作为输出,这类时序逻辑电路称为 _________________型时序逻辑电路。 26、根据触发器时钟脉冲作用方式的不同,计数器有_____________计数器和________

文档评论(0)

185****9877 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档