存储器设计PPT课件.ppt

- CRC校验生成程序 端口定义 CRC校验生成程序 结构体实现 数据位串除以生成多项式 发送数据=数据位+余数 CRC校验检测程序 CRC校验检测程序 ? 0 G(X) CRC冗余校验码 111010100011010 CRC校验码 信息码 CRC冗余校验码 静态存储器用于CACHE设计 动态存储器用于实现主存 只读存储器用于存放初始化启动程序 这就是前面为什么要讲基本逻辑电路设计的原因了，因为复杂电路都是由基本电路组成的。 此时OE可为高也可为低。这样就将数据写到了地址所选中的单元中 （与硬件紧密相关且不经常更新的软件）， * 存储矩阵：它由许多存储单元排列而成，而且每个存储单元都被编号，称为地址。 地址译码器：它将输入的地址变量译成相应的地址控制信号，该控制信号可将某存储单元从存储矩阵中选出来，并将存储在该单元的信息送至输出缓冲器。 输出缓冲器：即输出驱动器，主要实现输出的三态控制。 上图所示为ROM的基本结构图，1个n位的ROM由可寻址的半导体存储单元阵列构成，共有2^??个存储单元，每个存储单元包含m位。只读存储器有n个输入端，称为地址线，m个输出端，称