- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
;ARM7TDMI 处理器内核简介; ARM7TDMI 处理器内核简介; ARM7TDMI主要由三部分构成:调试部分、总线分割和ARM7TDMI的处理器核。见图2.7
1.调试部分
SCREG[3:0]:确定当前扫描链的ID编号,即当前使用的是哪一条扫描链。
IR[3:0]:表明加载到TAP控制器指令寄存器的当前指令。
2.总线分割
ARM7TDMI和存储器之间的两种数据总线形式—单向总线输入DIN[31:0] 、单向总线输出DOUT[31:0]和双向总线D[31:0] 。总线分割在调试情况下经常用来进行状态的切换。
3. ARM7TDMI的处理器核
对于ARM7的3级流水线工作模式,它实际完成取指、译码和执行的整个过程。;图2.7 ARM7TDMI 处理器核框图;1.2 ARM7TDMI 处理器核的硬件接口;4.时钟控制
处理器所有状态变化都是由存储器时钟MCLK控制。
5.状态输出
TBIT信号表明当前处理器执行的是ARM指令还是Thumb指令。
6.配置
BIGEND信号用于在小端模式和大端模式之间选择,即选择字节按地址的存放位置顺序。
7.中断
nFIQ和nIRQ是两个中断请求信号。
8.初始化
nRESET信号用来复位、启动处理器,处理器从地址0始执行程序。;9.Debug接口
ARM7TDMI实现了典型的ARM调试结构。 EmbeddICE模块包含断点和观察点寄存器,使运行的代码能够停下来以便调试。
10.电源
ARM7TDMI核应在正常5v或3v电源电压下工作,这主要依赖于制作工艺和在核中使用的电路设计形式。
11.JTAG接口
JTAG控制信号符合标准的规定,这些控制信号通过专用引脚连到片外测试控制器。
12.TAP信息
这些信号用来支持对JTAG系统增加更多的扫描链。
;
原创力文档


文档评论(0)