数字逻辑与计算机组成_实验讲义 实验4 ALU 设计.pdf

实验4 ： ALU 设计 一、实验目的 1、掌握快速加法器CLA 和先行进位逻辑CLU 的设计方法。 2、掌握32 位先行进位加法器及相关标志位的实现方法。 3、掌握ALU 的设计方法，根据指令要求实现6 种操作的ALU 器件。 二、实验环境 Logisim-ITA V2.16.1.0。 三、实验内容 1、 根据下图给出的电路原理图（参照其他原理图亦可），实现并验证4 位快速加法器CLA 。 1 2 、 根据给出的逻辑表达式，选择合适的逻辑门，实现并验证 4 位先行进位逻辑单元 CLU 。 3、 据给出的逻辑表达式和电路原理图，在4 位CLA 中增加支持组间并联的Gg、Pg 输出 端，加上4 位CLU ，设计并实现16 位先行进位加法器。 Gg + ∙ + ∙ ∙ + ∙ ∙ ∙ 3 3 2 3 2 1 3 2 1 0 Pg ∙ ∙ ∙ 3 2 1 0 4 、